具有dV/dt可控性的IGBT
    1.
    发明授权

    公开(公告)号:CN108695381B

    公开(公告)日:2024-03-15

    申请号:CN201810251390.8

    申请日:2018-03-26

    摘要: 呈现了具有势垒区(105)的IGBT(1)。IGBT(1)的功率基本单元(1‑1)被装备有至少两个沟槽(14、15),该至少两个沟槽(14、15)都可以延伸到势垒区(105)中。势垒区(105)可以是p掺杂的并且通过漂移区(100)被竖直限定(即在延伸方向(Z)和逆延伸方向(Z))。势垒区(105)可以是电浮置的。

    具有dV/dt可控性的功率半导体装置

    公开(公告)号:CN107819033B

    公开(公告)日:2021-10-08

    申请号:CN201710826878.4

    申请日:2017-09-14

    IPC分类号: H01L29/739 H01L21/331

    摘要: 本发明涉及具有dV/dt可控性的功率半导体装置。一种功率半导体装置包括:半导体主体,耦合到功率半导体装置的第一负载端子和第二负载端子并且包括漂移区域,漂移区域被配置为在所述端子之间传导负载电流,漂移区域包括第一导电型的掺杂物;源极区域,被布置为与第一负载端子电接触并且包括第一导电型的掺杂物;沟道区域,包括第二导电型的掺杂物并且隔离源极区域与漂移区域;至少一个功率单位基元,包括至少一个第一类型沟槽、至少一个第二类型沟槽和至少一个第三类型沟槽,所述沟槽被布置为横向彼此相邻,其中所述沟槽中的每个沟槽沿着延伸方向延伸到半导体主体中并且包括绝缘体,绝缘体将相应的沟槽电极与半导体主体绝缘。

    具有包含深能级掺杂剂的辅助结构的半导体器件

    公开(公告)号:CN105529359B

    公开(公告)日:2019-05-14

    申请号:CN201510682136.X

    申请日:2015-10-21

    摘要: 本发明涉及具有包含深能级掺杂剂的辅助结构的半导体器件。一种半导体器件(500)包含在晶体管单元区域(610)中沿着半导体主体(100)的前侧处的第一表面(101)形成的晶体管单元(TC)。漂移区带结构(120)与晶体管单元(TC)的主体区带(115)形成第一pn结(pn1)。在漂移区带结构(120)与半导体主体(100)的后侧处的第二表面(102)之间的辅助结构(132)包含第一部分(132a),该第一部分(132a)含有需要至少150 meV来离子化的深能级掺杂剂。集电极结构(138)直接邻接辅助结构(132)。少数载流子从集电极结构(138)到漂移区带结构(120)中的注入效率至少在晶体管单元区域(610)中沿着平行于第一表面(101)的方向变化。

    具有dV/dt可控性的功率半导体装置

    公开(公告)号:CN113782599A

    公开(公告)日:2021-12-10

    申请号:CN202111086111.5

    申请日:2017-09-14

    摘要: 本发明涉及具有dV/dt可控性的功率半导体装置。一种功率半导体装置包括:半导体主体,耦合到功率半导体装置的第一负载端子和第二负载端子并且包括漂移区域,漂移区域被配置为在所述端子之间传导负载电流,漂移区域包括第一导电型的掺杂物;源极区域,被布置为与第一负载端子电接触并且包括第一导电型的掺杂物;沟道区域,包括第二导电型的掺杂物并且隔离源极区域与漂移区域;至少一个功率单位基元,包括至少一个第一类型沟槽、至少一个第二类型沟槽和至少一个第三类型沟槽,所述沟槽被布置为横向彼此相邻,其中所述沟槽中的每个沟槽沿着延伸方向延伸到半导体主体中并且包括绝缘体,绝缘体将相应的沟槽电极与半导体主体绝缘。

    具有dV/dt可控性的IGBT
    6.
    发明公开

    公开(公告)号:CN108695381A

    公开(公告)日:2018-10-23

    申请号:CN201810251390.8

    申请日:2018-03-26

    摘要: 呈现了具有势垒区(105)的IGBT(1)。IGBT(1)的功率基本单元(1‑1)被装备有至少两个沟槽(14、15),该至少两个沟槽(14、15)都可以延伸到势垒区(105)中。势垒区(105)可以是p掺杂的并且通过漂移区(100)被竖直限定(即在延伸方向(Z)和逆延伸方向(Z))。势垒区(105)可以是电浮置的。

    具有dV/dt可控性的功率半导体装置

    公开(公告)号:CN113782599B

    公开(公告)日:2024-10-01

    申请号:CN202111086111.5

    申请日:2017-09-14

    摘要: 本发明涉及具有dV/dt可控性的功率半导体装置。一种功率半导体装置包括:半导体主体,耦合到功率半导体装置的第一负载端子和第二负载端子并且包括漂移区域,漂移区域被配置为在所述端子之间传导负载电流,漂移区域包括第一导电型的掺杂物;源极区域,被布置为与第一负载端子电接触并且包括第一导电型的掺杂物;沟道区域,包括第二导电型的掺杂物并且隔离源极区域与漂移区域;至少一个功率单位基元,包括至少一个第一类型沟槽、至少一个第二类型沟槽和至少一个第三类型沟槽,所述沟槽被布置为横向彼此相邻,其中所述沟槽中的每个沟槽沿着延伸方向延伸到半导体主体中并且包括绝缘体,绝缘体将相应的沟槽电极与半导体主体绝缘。

    用于产生具有dV/dt可控性的IGBT的方法

    公开(公告)号:CN109698197A

    公开(公告)日:2019-04-30

    申请号:CN201811229046.5

    申请日:2018-10-22

    摘要: 一种加工功率半导体器件(1)的方法(2)包括:提供具有第一导电类型的漂移区(100)的半导体本体(10);创建(20)多个沟槽(14、15、16),其中该沟槽(14、15、16)沿着垂直方向(Z)延伸到半导体本体(10)中并且沿着第一横向方向(X)彼此邻近布置;在半导体本体(10)处提供(22)掩模布置(30),其中该掩模布置(30)具有根据其来使沟槽(14、15、16)中的一些暴露的横向结构(301)并且该沟槽(14、15、16)中的至少一个被掩模布置(30)覆盖;使半导体本体(10)和掩模布置(30)经受(24)掺杂剂材料提供步骤,由此在被暴露的沟槽(14、15、16)的底部下面创建与第一导电类型互补的第二导电类型的多个掺杂区(1059);移除(26)掩模布置(30);使半导体本体(10)经受(28)温度退火步骤,由此促使多个掺杂区(1059)平行于第一横向方向(X)延伸以便重叠并形成邻近被暴露的沟槽(14、15、16)的底部的第二导电类型的势垒区(105)。

    具有dV/dt可控性的功率半导体装置

    公开(公告)号:CN107819033A

    公开(公告)日:2018-03-20

    申请号:CN201710826878.4

    申请日:2017-09-14

    IPC分类号: H01L29/739 H01L21/331

    摘要: 本发明涉及具有dV/dt可控性的功率半导体装置。一种功率半导体装置包括:半导体主体,耦合到功率半导体装置的第一负载端子和第二负载端子并且包括漂移区域,漂移区域被配置为在所述端子之间传导负载电流,漂移区域包括第一导电型的掺杂物;源极区域,被布置为与第一负载端子电接触并且包括第一导电型的掺杂物;沟道区域,包括第二导电型的掺杂物并且隔离源极区域与漂移区域;至少一个功率单位基元,包括至少一个第一类型沟槽、至少一个第二类型沟槽和至少一个第三类型沟槽,所述沟槽被布置为横向彼此相邻,其中所述沟槽中的每个沟槽沿着延伸方向延伸到半导体主体中并且包括绝缘体,绝缘体将相应的沟槽电极与半导体主体绝缘。