公开(公告)号：CN1659696A

公开(公告)日：2005-08-24

申请号：CN03813263.X

申请日：2003-06-04

申请人： 先进微装置公司

发明人： W·P·毛斯萨拉

IPC分类号： H01L21/762

CPC分类号： H01L29/66772 ,  H01L21/76232 ,  H01L21/76281 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/7842 ,  H01L29/78654

摘要： 一种具有应变膜(14)的绝缘体上硅装置，包括基板(10)以及在该基板(10)上的埋藏氧化物层(12)。硅岛(18)系形成于该埋藏氧化物层(12)上，并且藉由沟槽(16)而将该硅岛(18)彼此隔开，该埋藏氧化物层(12)具有在该沟槽(16)正下方的凹处(22)，材料(24)填补该凹处(22)与该沟槽(16)，此材料(24)与形成于该埋藏氧化物层(12)材料不同，该材料(24)是导入净应变量于该硅岛(18)中，藉此修正在该应变膜(14)中的载流子的电性并且改善装置性能。

公开(公告)号：CN1260907A

公开(公告)日：2000-07-19

申请号：CN98806334.4

申请日：1998-06-19

申请人： 旭化成工业株式会社

发明人： 森安嘉贵 ,  森下隆 ,  松井正宏 ,  石田诚

IPC分类号： H01L21/324 ,  H01L27/12 ,  H01L21/20

CPC分类号： H01L21/76248 ,  H01L21/2007 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/76281 ,  H01L21/84

摘要： 在蓝宝石衬底上生长硅层以制作SOS衬底、或在硅衬底上层叠作为中间层的晶体氧化物层或氟化物层后再在其上生长硅层以制作SOS衬底的情况下,生长硅层后,在氧化性气氛中进行热处理以将硅层的表面侧的一部分氧化,然后用蚀刻去除硅氧化物层,并以残余的硅层作为籽晶硅层进行同质外延生长,或在硅层生长之后或生长中在氢气气氛中加热。这种方法可提供缺陷少、结晶性和取向性高、表面粗糙度小的SOS衬底或SOI衬底。

公开(公告)号：CN1180238A

公开(公告)日：1998-04-29

申请号：CN96123929.8

申请日：1996-12-30

申请人： 现代电子产业株式会社

发明人： 金载甲

IPC分类号： H01L21/00 ,  H01L21/8238

CPC分类号： H01L21/26533 ,  H01L21/76264 ,  H01L21/76267 ,  H01L21/76281 ,  H01L21/84 ,  H01L29/78654

摘要： 本发明提供一种SOI基片的制造方法,可使SOI基片具有平坦的表面,并能同时形成元件分隔膜和埋置绝缘层。该方法包括下列步骤:在硅晶片的元件分隔区形成损耗膜,以露出所述硅晶片的有源区;向所述硅晶片内注入氧离子,形成硅晶片内的离子注入区;对硅晶片退火,于是形成埋置绝缘层,该埋置绝缘层使有源区的硅层与所述硅晶片隔离,并形成与所述硅层具有同一平面的埋置绝缘层。

公开(公告)号：CN86101350A

公开(公告)日：1987-05-13

申请号：CN86101350

申请日：1986-03-07

申请人： 英特尔公司

发明人： 威廉·贝格 ,  丁秋先 ,  萧邦 ,  J·C-郑

IPC分类号： H01L21/18

CPC分类号： H01L21/26533 ,  H01L21/76213 ,  H01L21/76243 ,  H01L21/76264 ,  H01L21/76267 ,  H01L21/76281 ,  H01L21/823814

摘要： 制作与埋置氧化物区自对准的场效应器件的MOS工艺。在由掩膜部分确定了栅之后，与掩膜部分相对准而进行氧注入。掩膜部分阻挡了氧注入，因而由此制出的晶体管的沟道区同埋置氧化层中的窗口相自对准。

公开(公告)号：CN85104551A

公开(公告)日：1986-12-10

申请号：CN85104551

申请日：1985-06-14

申请人： 英特尔公司

发明人： 贝格 ,  赵·H·挺 ,  华泰礼

IPC分类号： H01L21/76 ,  H01L21/02

CPC分类号： H01L21/02667 ,  H01L21/2026 ,  H01L21/761 ,  H01L21/76264 ,  H01L21/76272 ,  H01L21/76281 ,  H01L27/06 ,  H01L29/0653 ,  H01L29/66651

摘要： 在一个类似外延层的硅层中形成MOS和CMOS晶体管的改进的工艺过程。先形成一些场氧化物区，接着再沉积一层多晶硅层或非晶硅层，这些硅层在这些场氧化物区之间形成“晶种窗”处同衬底接触。这些层由衬底通过晶种窗重新结晶。晶体管就造在这层重新结晶过的硅层中。

公开(公告)号：CN106024621A

公开(公告)日：2016-10-12

申请号：CN201610193183.2

申请日：2016-03-30

申请人： 苏泰克公司

发明人： C·达维德 ,  A-S·科基

IPC分类号： H01L21/3105

CPC分类号： H01L21/76251 ,  H01L21/3247 ,  H01L21/76254 ,  H01L21/76281 ,  H01L29/51 ,  H01L29/511 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L21/3105 ,  H01L21/31053

摘要： 本发明涉及用于制造具有均匀厚度的掩埋介电层的结构的工艺。本发明涉及用于制造相继地包括有用的半导体层(3’)、介电层(2)以及载体衬底(4)的最终结构(5)的工艺，所述工艺包括：提供包括上半导体层(3)、介电层(2)以及载体衬底(4)的中间结构(1)的步骤以及对中间结构(1)进行精加工以形成最终结构(5)的步骤，对中间结构(1)进行精加工的步骤包括根据确定的分解分布而非均匀性地改变介电层(2)的厚度的处理。根据本发明，中间结构(1)的介电层(2)具有与确定的分解分布互补的厚度分布。

公开(公告)号：CN1763923A

公开(公告)日：2006-04-26

申请号：CN200510113853.7

申请日：2005-10-21

申请人： 株式会社瑞萨科技

发明人： 一法师隆志

IPC分类号： H01L21/336 ,  H01L21/265

CPC分类号： H01L29/0847 ,  H01L21/76281 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/6656 ,  H01L29/7833

摘要： 本发明提供一种能在防止分离不良的同时降低寄生电容的半导体装置的制造方法。在SOI层(106)、分离氧化膜(110)以及栅电极(116)上形成氧化膜(122)。并且在氧化膜(122)上形成氮化膜(124)。接着通过只在氮化膜(124)上进行各向异性刻蚀，在栅电极(116)的两侧面形成侧壁(126)。即，不进行氧化膜(122)的刻蚀。接着，通过越过氧化膜(122)注入N型杂质，在SOI层(106)上主面内形成源漏极(128)。此时，通过调整注入能量使得杂质到达埋入氧化膜(104)，从而形成源漏极(128)并使其与埋入氧化膜(104)相接。

公开(公告)号：CN1742367A

公开(公告)日：2006-03-01

申请号：CN200480002863.7

申请日：2004-10-25

申请人： 索尼株式会社 ,  加州大学评议会

发明人： 木岛公一朗 ,  P·库纳斯

IPC分类号： H01L21/762 ,  H01L21/266

CPC分类号： H01L21/76243 ,  H01L21/76264 ,  H01L21/76267 ,  H01L21/76281

摘要： 通过在单晶硅基底的主表面上形成具有目标厚度的掩膜、在高温条件下将氧离子注入到主表面、在主表面上形成用于阻挡氧的表面保护层、进行退火并随后剥除掩膜和表面保护层，来获得半导体基底(100)。二氧化硅层(102)具有与未存在掩膜并距主表面(100a)的距离相对较长的区域相对应的第一顶面(102a)，以及与已存在掩膜并距主表面(100a)的距离相对较短的区域相对应的第二顶面(102b)。由于按预定量抛光该主表面(100a)，所以提供了仅部分单晶硅基底是SOI基底的半导体基底。

公开(公告)号：CN1110858C

公开(公告)日：2003-06-04

申请号：CN98122333.8

申请日：1998-11-12

申请人： 恩益禧电子股份有限公司

发明人： 小林研也

IPC分类号： H01L27/12 ,  H01L21/76

CPC分类号： H01L21/76281 ,  H01L21/76275 ,  H01L21/76283 ,  H01L29/7835

摘要： 将第一和第二P-型半导体衬底通过在其间夹上一绝缘膜胶合起来，构成SOI衬底。在P型SOI层中两衬底的表面形成沟道分隔区，供选择各元件用，从而通过用氧化膜埋设沟道将元件形成区封闭起来。在此由介电区分隔的元件形成区中形成具有P+型漏极扩散层和P-型漏极扩散层的MOS晶体管。向由沟道分隔区所封闭的元件形成区外的P+扩散层连接的电极和漏极扩散层上加同样的电位。这样做的结果是，无需在SOI衬底背面形成电极就可以避免耐压变差。

公开(公告)号：CN1090383C

公开(公告)日：2002-09-04

申请号：CN97111873.6

申请日：1997-06-27

申请人： 现代电子产业株式会社

发明人： 高尧焕 ,  崔珍赫

IPC分类号： H01L27/092 ,  H01L27/12 ,  H01L21/8234 ,  H01L21/84

CPC分类号： H01L21/76224 ,  H01L21/76264 ,  H01L21/76281 ,  H01M2/0272 ,  H01M2/0275 ,  H01M6/06 ,  H01M6/085 ,  H01M2300/0014

摘要： 本发明涉及一种在SOI(Silicon On Insulator)衬底上的互补金属氧化物半导体(CMOS)晶体管这样的具有两个相邻阱的半导体器件，特别是，涉及为了消除闩锁(Latch-up)问题而具有完全绝缘的多个阱的半导体器件及其方法，达到能够减小泄漏电流而防止半导体器件的闩锁现象的效果。