公开(公告)号：CN118299405A

公开(公告)日：2024-07-05

申请号：CN202310002445.2

申请日：2023-01-03

申请人： 北京京东方技术开发有限公司 ,  京东方科技集团股份有限公司

发明人： 孟虎

IPC分类号： H01L29/417 ,  H01L29/78 ,  H01L21/336 ,  H01L29/43

摘要： 本公开提供的晶体管、其制作方法及电子装置，包括衬底基板；第一栅极，位于衬底基板之上；有源层，与第一栅极异层绝缘设置，有源层包括源极区，源极区在衬底基板上的正投影与第一栅极在衬底基板上的正投影相互交叠；源极，与第一栅极异层绝缘设置，源极在衬底基板上的正投影覆盖源极区在衬底基板上的正投影，源极包括异质半导体材料层，异质半导体材料层与源极区的有源层接触设置。

公开(公告)号：CN118235253A

公开(公告)日：2024-06-21

申请号：CN202280075683.X

申请日：2022-11-14

申请人： 英诺赛科(珠海)科技有限公司

发明人： 李思超 ,  周春华

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L21/335 ,  H01L29/40 ,  H01L29/20 ,  H01L29/43 ,  H01L33/00

摘要： 氮化物基半导体器件包括第一氮化物基半导体层、第二氮化物基半导体层、掺杂III‑V半导体层和栅电极。第二氮化物基半导体层设置在第一氮化物基半导体层上。掺杂III‑V半导体层设置在第二氮化物基半导体层上方并沿第一方向延伸在第二氮化物基半导体层上方。掺杂III‑V半导体层包括从掺杂III‑V半导体层的第一侧壁延伸到第二侧壁的至少一个改性部分，并且第一和第二侧壁相对。栅电极设置在掺杂III‑V半导体层上方并沿第一方向横跨改性部分。

公开(公告)号：CN117995909B

公开(公告)日：2024-06-21

申请号：CN202410405595.2

申请日：2024-04-07

申请人： 深圳市华星光电半导体显示技术有限公司

发明人： 刘念

IPC分类号： H01L29/786 ,  H01L29/417 ,  H01L29/43 ,  H01L21/28 ,  H01L21/336 ,  H01L21/34 ,  H01L21/44 ,  G09F9/30

摘要： 本申请实施例公开了一种薄膜晶体管器件及其制备方法、显示面板，在薄膜晶体管器件中，无机绝缘层覆盖过孔的孔壁；有源层设置在第一电极、无机绝缘层和第二电极上；栅极绝缘层覆盖有源层；栅极设置在栅极绝缘层远离过孔的孔壁的一侧；其中，第一电极、第二电极和无机绝缘层均具有同一种导电性元素。本申请实施例采用无机绝缘层覆盖过孔的孔壁，以弥补过孔孔壁因刻蚀造成的损伤，为有源层的形成提高良好背沟道膜面，从而提高薄膜晶体管器件的性能；第一电极、第二电极和无机绝缘层均具有同一种导电性元素，可使得无机绝缘层、第一电极的至少部分、第二电极的至少部分采用同种材料经过高温氧化或氮化一次形成，节省光罩制程。

公开(公告)号：CN117597003A

公开(公告)日：2024-02-23

申请号：CN202311823388.0

申请日：2023-12-27

申请人： 湖南大学

发明人： 胡袁源 ,  陈平安 ,  胡娴

IPC分类号： H10K71/60 ,  H10K71/00 ,  H10K71/40 ,  H10K85/50 ,  H10K10/46 ,  H01L31/18 ,  H01L31/0224 ,  H01L33/00 ,  H01L33/40 ,  H01L21/28 ,  H01L29/43

摘要： 本发明公开了一种金属卤化物钙钛矿电极的制备方法及其应用，制备方法包含以下步骤：步骤1)：将BSnI3前驱体溶液旋涂于图案化疏水自组装单分子层衬底上形成图案化金属卤化物钙钛矿薄膜，其中B为能使得BSnI3形成钙钛矿相的有机或无机阳离子；步骤2)退火，得到具有图案化的金属卤化物钙钛矿电极。本发明的制备方法，可以通过溶液法实现对电极的大面积、图案化和低成本制备。与此同时，对金属卤化物钙钛矿材料组分的调控可以控制钙钛矿电极的电导率、功函数和电极薄膜质量。

公开(公告)号：CN117293037A

公开(公告)日：2023-12-26

申请号：CN202311273274.3

申请日：2023-09-28

申请人： 国网河南省电力公司电力科学研究院 ,  北京科技大学 ,  国网河南省电力公司

发明人： 史书怀 ,  吕中宾 ,  杜君莉 ,  罗雨欣 ,  夏大伟 ,  何晓宇 ,  张朝峰 ,  李珍平 ,  曹桂州 ,  李超 ,  姚伟 ,  张先坤 ,  汪莉

IPC分类号： H01L21/34 ,  H01L21/44 ,  H01L29/74 ,  H01L29/24 ,  H01L29/43 ,  H01L29/47 ,  H01L29/423

摘要： 本发明公开了一种新型二维半导体材料晶闸管的构筑方法，包括以下步骤：制备二维半导体材料、二维金属电极材料、电介质材料和传统金属电极材料；基于传统金属电极材料进行电极沉积；将电介质材料转移到沉积好的电极的基底上，然后将二维半导体材料转移堆叠在电介质材料上，将二维金属电极材料转移至二维半导体材料的一侧，并将传统金属电极材料转移到二维金属电极材料上作为阳极，将传统金属电极材料转移到二维半导体材料的另一侧作为阴极，完成二维半导体材料晶闸管的构筑。本发明将二维半导体材料和二维金属材料引入晶闸管，同时进行与之匹配的晶闸管结构设计，提升晶闸管的性能，为基于二维材料的晶闸管设计和优化提供了建议。

公开(公告)号：CN117219676A

公开(公告)日：2023-12-12

申请号：CN202311025609.X

申请日：2023-08-14

申请人： 广东中科半导体微纳制造技术研究院 ,  中国科学院苏州纳米技术与纳米仿生研究所

发明人： 袁旭 ,  于国浩 ,  赵德胜 ,  张宝顺

IPC分类号： H01L29/808 ,  H01L29/778 ,  H01L21/337 ,  H01L29/06 ,  H01L29/20 ,  H01L29/201 ,  H01L29/43

摘要： 本发明公开了一种异质pn结栅极的增强型HEMT器件，包括衬底及依次层叠于所述衬底上的缓冲层、沟道层和势垒层，所述势垒层上设置有漏极、栅极和源极，所述漏极和源极与势垒层形成欧姆接触；所述栅极包括依次层叠在所述势垒层上的p型半导体层和n型半导体层，所述p型半导体层和n型半导体层形成异质pn结。本发明通过形成异质pn结栅极，提高栅极的耐压性能，减小栅极漏电流。

公开(公告)号：CN117096182A

公开(公告)日：2023-11-21

申请号：CN202310833504.0

申请日：2023-07-07

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 杜卫星 ,  陈扶 ,  尹杰

IPC分类号： H01L29/43 ,  H01L29/778 ,  H01L21/28 ,  H01L21/335

摘要： 本发明涉及半导体技术领域，本发明提供一种半导体器件及其制造方法，包括：栅极结构，栅极结构包括p型掺杂氮化物半导体层、n型掺杂氮化物半导体层和栅极电极层，p型掺杂氮化物半导体层设置于第二氮化物半导体层上，n型掺杂氮化物半导体层设置于p型掺杂氮化物半导体层上，栅极电极层设置于n型掺杂氮化物半导体层上，p型掺杂氮化物半导体层和n型掺杂氮化物半导体层适于形成PN结；n型掺杂氮化物半导体层包括基体和延伸部，延伸部连接于基体并沿基体向p型掺杂氮化物半导体层延伸预设深度，基体覆盖p型掺杂氮化物半导体层。延伸部向p型掺杂氮化物半导体层延伸预设深度，能够扩大PN结耗尽区的面积，降低栅极结构的击穿电场。

公开(公告)号：CN116913769A

公开(公告)日：2023-10-20

申请号：CN202310828871.1

申请日：2023-07-07

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 周韧林 ,  杨焕荣 ,  张雪 ,  吴芃逸

IPC分类号： H01L21/28 ,  H01L21/335 ,  H01L29/808 ,  H01L29/80 ,  H01L29/43

摘要： 本发明提供半导体器件的制造方法和半导体器件，涉及半导体技术领域，包括：在衬底上形成外延层；在外延层上形成第一掩膜层，第一掩膜层中镂空设置有凹陷区域；在无H原子的环境下，在第一掩膜层上覆盖p型氮化物层；p型氮化物层与外延层接触形成栅极；去除位于第一掩膜层非凹陷区域上部的p型氮化物层以及第一掩膜层。通过上述方式，降低了p型氮化物层的氢元素含量，提高p型氮化物层的空穴浓度和迁移率，且无需采用刻蚀工艺即可制备栅极，避免出现刻蚀损伤，提高了半导体器件的性能。

公开(公告)号：CN110610990B

公开(公告)日：2023-06-02

申请号：CN201910829418.6

申请日：2017-04-27

申请人： OPPO广东移动通信有限公司

发明人： 靳勇

IPC分类号： H01L29/43 ,  H01L29/786 ,  H01L23/29 ,  H01L23/50 ,  G06V40/13

摘要： 本发明提供了一种显示屏，包括显示层，所述显示层设有指纹识别区，所述指纹识别区设有阵列的透明薄膜晶体管和位于所述透明薄膜晶体管之间的透明介质，所述透明薄膜晶体管和所述透明介质均用以透过光学指纹模组发射和接收的感应光线；所述透明薄膜晶体管具有透明栅极、透明源极和透明漏极。本发明还提供了一种移动终端。本发明通过在显示屏上设置设有透明薄膜晶体管的指纹识别区，且将光学指纹模组设于指纹识别区之下，从而提高了显示屏的透光率，提高了光学指纹模组的指纹识别准确率。

公开(公告)号：CN110582846B

公开(公告)日：2023-05-12

申请号：CN201880029743.8

申请日：2018-05-03

申请人： 克里公司

发明人： S·M·伍德 ,  J·米里甘 ,  M·弗洛尔斯 ,  D·法雷尔 ,  K·法耶德

IPC分类号： H01L23/482 ,  H01L29/423 ,  H01L29/43 ,  H01L29/739

摘要： 提供了单片微波集成电路，该单片微波集成电路包括具有形成于其上的晶体管和至少一个附加电路的衬底。该晶体管包括在第一方向上延伸的漏极触件、与该漏极触件平行地在第一方向上延伸的源极触件、在源极触件和漏极触件之间在第一方向上延伸的栅极指以及在该第一方向上延伸的栅极跳线。栅极跳线在沿着第一方向彼此间隔开的两个或更多个位置处导电地连接到栅极指。