公开(公告)号：EP0721665B1

公开(公告)日：1998-12-09

申请号：EP94929506.7

申请日：1994-09-30

申请人： Daimler-Benz Aktiengesellschaft

发明人： WONDRAK, Wolfgang ,  HELD, Raban

IPC分类号： H01L29/861

CPC分类号： H01L29/8611

摘要： The object of the invention is a semiconductor component (1) with at least one lateral, high-breakdown-voltage semiconductor structure consisting of a substrate, a dielectric layer adjacent the substrate, a low-doped semiconductor region on the dielectric layer and heavily doped semiconductor regions in the semiconductor component projecting into the low-doped semiconductor region from the surface of the semiconductor. The invention resides in the fact that fixed charges are stored inside the dielectric layer adjacent the substrate (1a) at least opposite the region of the drift zone which, with the semiconductor component in the blocking state, has a high potential in relation to the substrate. The layer (11) reduces the electric field intensity in the blocking component.

公开(公告)号：EP0745275A4

公开(公告)日：1997-05-21

申请号：EP95910306

申请日：1995-02-17

申请人： ANALOG DEVICES INC

发明人： BEIGEL DAVID F ,  KRIEGER WILLIAM A ,  FEINDT SUSAN L

IPC分类号： H01L27/04 ,  H01L21/822 ,  H01L27/02 ,  H01L29/861 ,  H01L29/866

CPC分类号： H01L27/0248 ,  H01L27/0255 ,  H01L29/8611

摘要： An ESD protective clamp device comprised of a two-terminal diode formed in an isolated chip cell. The lower part of this chip cell region contains a buried layer (30) of silicon with P-type dopant, and the upper part is an epitaxial layer (32) also with P-type dopant. An annular (ring-shaped) anode plug segment (34) is formed at the outer reaches of the epitaxial layer with P+ doping. At the interior central region is an N-type plug (42) circular in horizontal cross section and concentric with the annular plug. This central plug serves as the cathode. Electrical connections are made to anode and cathode to provide interconnection with an IC circuit with a MOM capacitor to be protected.

公开(公告)号：EP0637847A3

公开(公告)日：1995-07-05

申请号：EP94305830.5

申请日：1994-08-05

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS LIMITED

发明人： Maytum,Mick ,  Garnham,Dave

IPC分类号： H01L29/73 ,  H01L29/861 ,  H01L27/07

CPC分类号： H01L29/167 ,  H01L29/7302 ,  H01L29/8611

摘要： An electronic switch (80) having a transistor (T) and a diode (D) formed on a substrate (82) is provided. The electronic switch (80) includes a commong transistor collector and diode cathode region (81) of a first conductivity type formed in the substrate (82). The switch (80) also includes a transistor base region (83) of a second conductivity type formed in a first section of the collector region (81) and a transistor emitter region (84) of the first conductivity type formed in a section of the base region (80) includes a diode anode region (85) formed of the second conductivity type and in a second section of the collector region (81). At least a portion of the anode region (85) is selectively doped with a metallic dopant to provide centers for charge carrier recombination so as to increase the recovery time of the diode (D).

摘要翻译： 提供了具有形成在衬底（82）上的晶体管（T）和二极管（D）的电子开关（80）。 电子开关（80）包括形成在衬底（82）中的第一导电类型的共生晶体管集电极和二极管阴极区（81）。 开关80还包括形成在集电极区域81的第一部分中的第二导电类型的晶体管基极区域83和形成在集电极区域81的一部分中的第一导电类型的晶体管发射极区域84。 基极区（80）包括由第二导电类型形成并且在集电极区（81）的第二部分中的二极管阳极区（85）。 阳极区（85）的至少一部分选择性地掺杂有金属掺杂剂以提供用于电荷载流子复合的中心，以便增加二极管（D）的恢复时间。

公开(公告)号：EP0637847A2

公开(公告)日：1995-02-08

申请号：EP94305830.5

申请日：1994-08-05

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS LIMITED

发明人： Maytum,Mick ,  Garnham,Dave

IPC分类号： H01L29/73 ,  H01L29/861 ,  H01L27/07

CPC分类号： H01L29/167 ,  H01L29/7302 ,  H01L29/8611

摘要： An electronic switch (80) having a transistor (T) and a diode (D) formed on a substrate (82) is provided. The electronic switch (80) includes a commong transistor collector and diode cathode region (81) of a first conductivity type formed in the substrate (82). The switch (80) also includes a transistor base region (83) of a second conductivity type formed in a first section of the collector region (81) and a transistor emitter region (84) of the first conductivity type formed in a section of the base region (80) includes a diode anode region (85) formed of the second conductivity type and in a second section of the collector region (81). At least a portion of the anode region (85) is selectively doped with a metallic dopant to provide centers for charge carrier recombination so as to increase the recovery time of the diode (D).

摘要翻译： 提供具有形成在基板（82）上的晶体管（T）和二极管（D）的电子开关（80）。 电子开关（80）包括在衬底（82）中形成的第一导电类型的通用晶体管集电极和二极管阴极区（81）。 开关（80）还包括形成在集电极区域（81）的第一部分中的第二导电类型的晶体管基极区域（83）和形成在第一导电类型的部分中的第一导电类型的晶体管发射极区域（84） 基极区域（80）包括由第二导电类型形成的二极管阳极区域（85）和集电区域（81）的第二区段。 阳极区域（85）的至少一部分被选择性地掺杂有金属掺杂剂以提供电荷载流子复合的中心，以便增加二极管（D）的恢复时间。

公开(公告)号：EP0279605B1

公开(公告)日：1994-05-04

申请号：EP88301193.4

申请日：1988-02-12

申请人： SILICONIX Incorporated

发明人： Blanchard, Richard A. ,  Cogan, Adrian I.

IPC分类号： H01L29/06 ,  H01L29/91

CPC分类号： H01L29/408 ,  H01L29/8611

公开(公告)号：EP0519741A2

公开(公告)日：1992-12-23

申请号：EP92305660.0

申请日：1992-06-19

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Matsushita, Ken'ichi, c/o Intellectual Prop. Div. ,  Omura, Ichiro, c/o Intellectual Prop. Div. ,  Nakagawa, Akio, c/o Intellectual Prop. Div.

IPC分类号： H01L29/06

CPC分类号： H01L29/408 ,  H01L29/0615 ,  H01L29/7393 ,  H01L29/8611

摘要： In a high-breakdown-voltage diode, a high-concentration p-type layer (2) is selectively formed in an n-type silicon layer (1), and a high-concentration n-type layer (3) is formed in the same separate from the layer (2) by a predetermined distance. An insulation film (8) having a dielectric constant larger than silicon is formed on that portion of the n-type silicon layer (1) which extends between the layers (2, 3), for relaxing concentration of an electric field caused in the surface of the substrate.

摘要翻译： 在高击穿电压二极管中，在n型硅层（1）中选择性地形成高浓度p型层（2），在该高浓度p型层（2）中形成高浓度的n型层 与层（2）分开相同预定距离。 在n型硅层（1）的在层（2,3）之间延伸的部分上形成介电常数大于硅的绝缘膜（8），以便缓和在表面上引起的电场的集中 的基底。

公开(公告)号：EP0514297A2

公开(公告)日：1992-11-19

申请号：EP92420155.1

申请日：1992-05-13

申请人： SGS-THOMSON MICROELECTRONICS S.A.

发明人： Anceau, Christine ,  Quoirin, Jean-Baptiste

IPC分类号： H01L29/40 ,  H01L21/288

CPC分类号： H01L24/05 ,  H01L21/288 ,  H01L24/03 ,  H01L29/456 ,  H01L29/8611 ,  H01L2224/05155 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/85424 ,  H01L2224/85444 ,  H01L2224/85455 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12036 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2224/45099 ,  H01L2924/00

摘要： La présente invention concerne un procédé de prise de contact sur une face d'une puce semiconductrice comprenant une région diffusée (3) délimitée par une couche isolante formant masque (4). Ce procédé comprend les étapes suivantes :

a) former une couche (11) de silicium polycristallin dopé et délimiter cette couche pour qu'elle recouvre la région diffusée et déborde au-dessus du masque ;
b) immerger la plaquette dans au moins un bain de dépôt chimique d'un métal de sorte que du métal (12, 13) se dépose sur les surfaces conductrices de la plaquette ;
c) immerger la plaquette dans au moins un bain de gravure sélective du masque isolant ; et
d) procéder à un recuit des métallisations.

摘要翻译： 本发明涉及一种用于在半导体芯片的一面上进行接触的方法，该半导体芯片包括由形成掩模（4）的绝缘层限定的扩散区域（3）。 该方法包括以下步骤：a）形成掺杂多晶硅的层（11）并限定该层，使其覆盖扩散区并与掩模上方重叠; b）将芯片浸入至少一个浴中，以使金属化学沉积，使金属（12,13）沉积在芯片的导电表面上; c）将芯片浸入至少一个浴中以选择性地蚀刻绝缘掩模; 和d）进行金属化的烧制。 ...... ...

公开(公告)号：EP0182422B1

公开(公告)日：1992-02-05

申请号：EP85201810.0

申请日：1985-11-08

申请人： PHILIPS ELECTRONICS UK LIMITED ,  Philips Electronics N.V.

发明人： Whight, Kenneth Ronald

IPC分类号： H01L29/06

CPC分类号： H01L29/405 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/7322 ,  H01L29/7393 ,  H01L29/74 ,  H01L29/8611 ,  H01L29/872

公开(公告)号：EP0337482A2

公开(公告)日：1989-10-18

申请号：EP89106712.6

申请日：1989-04-14

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Koyama, Takeshi c/o Intellectual Property Division

IPC分类号： H01L27/02 ,  H01L29/91

CPC分类号： H01L27/0248 ,  H01L29/417 ,  H01L29/8611

摘要： A semiconductor device is disclosed which constitu­tes a protection diode including a second region (23) of first conductivity type beneath a marginal portion (28′) of an interconnection pad which is not utilized for bonding. The second region (23), together with an area (24) of second conductivity type, constitutes the pro­tection diode for protection against a possible negative surge voltage.

摘要翻译： 公开了一种半导体器件，其构成保护二极管，其包括第一导电类型的第二区域（23），该第二区域（23）在互连焊盘的边缘部分（28分钟）之下，其不用于接合。 第二区域（23）与第二导电类型的区域（24）一起构成用于防止可能的负浪涌电压的保护二极管。

公开(公告)号：EP0311816A1

公开(公告)日：1989-04-19

申请号：EP88115346.4

申请日：1988-09-19

申请人： BBC Brown Boveri AG

发明人： Abbas, Christian C., Dr. ,  Roggwiller, Peter, Dr. ,  Voboril, Jan

IPC分类号： H01L29/91 ,  H01L29/06 ,  H01L21/225 ,  H01L21/265

CPC分类号： H01L29/0615 ,  H01L21/266 ,  H01L29/0619 ,  H01L29/8611

摘要： In einem Halbleiterbauelement wird von einer von einer Haupt­fläche (2) des Halbleitersubstrats (1) her eindringenden, seitlich begrenzten hochdotierten Zone (3) und einer die hoch­dotierte Zone umgebende niedrigdotierte Zone ein pn-Uebergang gebildet, welche an einem Rand der hochdotierten Zone (3) an die Hauptfläche (2) des Halbleitersubstrats (1) tritt. Der Rand der hochdotierten Zone (3) wird von einer Schutzzone (6b) gebildet, deren Dotierungsdichte in einer zur Hauptfläche (2) parallelen Richtung von der hochdotierten Zone (3) gegen den pn-Uebergang hin langsam abfällt. Ein Oberflächendurchbruch des pn-Uebergangs wird dadurch verhindert, dass die Schutzzone (6b) nahe bei der hochdotieren Zone (3) eine maximale Ein­dringtiefe hat und dass die maximale Eindringtiefe der Schutz­zone (6b) grösser ist als die Eindringtiefe der benachbarten hochdotierten Zone (3). Die Schutzzone (6b) hat eine maximale Dotierungsdichte, die 10¹⁵ cm⁻³ im wesentlichen nicht über­schreitet, eine Breite die vergleichbar mit einer Dicke der niedrigdotierten Zone ist und eine maximale Eindringtiefe, welche zwischen 40 µm und 80 µm liegt. Die Dotierungsdichte der Schutzzone (6b) fällt in einer zur Hauptfläche (2) paral­lelen Richtung entweder annähernd linear oder stufenförmig ab.

摘要翻译： 在重掺杂区（3）的边缘处在半导体衬底（1）的主面（2）处出现的pn结通过穿透半导体衬底的重掺杂区（3）形成在半导体元件中 1）从主表面（2）并且被横向限制并且围绕重掺杂区域的轻掺杂区域。 重掺杂区（3）的边缘由保护区（6b）形成，其保护区（6b）的掺杂密度在与重掺杂区（3）平行于主表面（2）的方向朝向p-n结缓慢减小。 通过在重掺杂区（3）附近具有最大穿透深度的防护区（6b）和防护区（6b）的最大穿透深度大于其中的穿透深度来防止pn结的表面击穿 相邻的重掺杂区（3）。 保护区（6b）的最大掺杂密度基本上不超过10 -5 cm -3，其宽度与轻掺杂区的厚度相当，最大穿透深度 在40亩到80亩之间。 保护区（6b）的掺杂密度在平行于主表面（2）的方向上大致线性或逐步下降。 ... ...