利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

20 条记录 (耗时 0.01 秒)

    A method of manufacturing a semiconductor device
    1.
    发明公开
    A method of manufacturing a semiconductor device 失效
    一种制造半导体器件的方法

    公开(公告)号：EP0425037A2

    公开(公告)日：1991-05-02

    申请号：EP90202803.4

    申请日：1990-10-19

    申请人： PHILIPS ELECTRONICS UK LIMITED ,  Philips Electronics N.V.

    发明人： Slatter, John Alfred George ,  Brockman, Henry Edward ,  Haisma, Jan

    IPC分类号： H01L21/18 ,  H01L21/28 ,  H01L21/338 ,  H01L29/41 ,  H01L29/812

    CPC分类号： H01L29/66416 ,  H01L21/187 ,  H01L29/42316 ,  H01L29/47 ,  H01L29/66424 ,  H01L29/7391 ,  H01L29/7722 ,  Y10S148/012

    摘要： A semiconductor device (10) is formed by providing first and second semiconductor bodies (1 and 11) each having first and second major surfaces (2 and 3) and (12 and 13), respectively, defining a rectifying junction pattern (21) adjacent to at least one (12) of the first major surfaces, and bonding the first major surfaces (2 and 12) together to join the two semiconductor bodies (1 and 11) to form the semiconductor device (10) in which the rectifying junction pattern 21 defines a path for the flow of charge carriers between the second major surfaces. The rectifying junction pattern (21) is defined at the one first major surface (12) by an electrically conductive pattern (20) forming a Schottky junction (21) with at least one of the first and second semiconductor bodies (1 and 11).

    摘要翻译： 通过提供分别具有第一和第二主表面（2和3）以及（12和13）的第一和第二半导体本体（1和11）来形成半导体器件（10），所述半导体本体限定了相邻的整流结图案（21） 到第一主表面中的至少一个（12），并且将第一主表面（2和12）结合在一起以接合两个半导体本体（1和11）以形成半导体器件（10），其中整流结图案 21限定了用于第二主表面之间的电荷载体流动的路径。 整流结图案（21）通过与第一和第二半导体本体（1和11）中的至少一个形成肖特基结（21）的导电图案（20）限定在一个第一主表面（12）处。

    Transistor mit permeabler Basis und Verfahren zu dessen Herstellung
    4.
    发明公开
    Transistor mit permeabler Basis und Verfahren zu dessen Herstellung 失效
    晶体管电阻器Basis und Verfahren zu dessen Herstellung。

    公开(公告)号：EP0465862A2

    公开(公告)日：1992-01-15

    申请号：EP91109699.8

    申请日：1991-06-13

    申请人： FORSCHUNGSZENTRUM JÜLICH GMBH

    发明人： Schüppen, Andreas ,  Lüth, Hans, Prof. Dr.

    IPC分类号： H01L21/338 ,  H01L29/812

    CPC分类号： H01L29/66424 ,  H01L29/66454 ,  H01L29/7722

    摘要： Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines elektronischen Bauelementes mit n- und n⁺-dotierter oder p- und p⁺-dotierter Schicht aus halbleitendem Material (2,2a,2b) und einer Schicht aus leitfähigem Material (1), die streifengitterförmig strukturiert ist. Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines solchen elektronischen Bauelementes zu schaffen, dessen Kapazität gegenüber herkömmlichen Bauelementen vermindert ist. Hierzu wird zunächst ein Schichtsystem gebildet, das aus einer Schicht aus Isolatormaterial (5), darauf aufgebrachter Schicht aus leitfähigem Material (1) und darauf aufgebrachter weiterer Schicht aus Isolatormaterial (5) besteht. Dieses Schichtsystem wird anschließend streifengitterförmig strukturiert und die dabei entstehenden Zwischenräume des streifengitterförmigen Schichtsystems durch selektives Wachstum mit Halbleitermaterial (2) gefüllt. Die Erfindung bezieht sich ferner auf ein elektronisches Bauelement der bezeichneten Art, das das streifengitterförmig strukturierte Schichtsystem aus aufeinanderfolgenden Schichten aus Isolatormaterial, leitfähigem Material und Isolatormaterial aufweist und bei dem die Zwischenräume des streifengitterförmigen Schichtsystems mit halbleitendem Material ausgefüllt sind.

    摘要翻译： 本发明涉及一种制造具有半导体材料的n +和n + - 掺杂或p-和p + - 掺杂层的电子元件的方法和具有带状栅格结构的导电材料层。 本发明的目的是提供一种制造电容小于传统元件的电子元件的方法。 为此，首先形成层系统，其由绝缘体材料层，沉积在其上的导电材料层和沉积在其上的另一层绝缘体材料构成。 然后，该层系统被赋予带状栅格结构，并且在该过程中产生的带状栅格层系统中的间隙通过用半导体材料的选择性生长来填充。 本发明还涉及一种所述类型的电子部件，其包含具有带状栅格结构的层系统，并且由连续的绝缘体材料层，导电材料和绝缘体材料构成，并且其中带状栅格层系统的间隙 充满了半导体材料。

    SEMICONDUCTOR EMBEDDED LAYER TECHNOLOGY
    5.
    发明公开
    SEMICONDUCTOR EMBEDDED LAYER TECHNOLOGY 失效
    嵌入式技术用于半导体层。

    公开(公告)号：EP0034166A1

    公开(公告)日：1981-08-26

    申请号：EP80901688.0

    申请日：1980-08-07

    申请人： MASSACHUSETTS INSTITUTE OF TECHNOLOGY

    发明人： BOZLER, Carl O. ,  ALLEY, Gary D. ,  LINDLEY, William T. ,  MURPHY, R. Allen

    IPC分类号： H01L29 ,  H01L21 ,  H01L23

    CPC分类号： H01L29/66424 ,  H01L21/02395 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/02639 ,  H01L21/743 ,  H01L23/4824 ,  H01L23/52 ,  H01L23/535 ,  H01L28/40 ,  H01L29/7722 ,  H01L2924/0002 ,  H01L2924/3011 ,  Y10S148/164 ,  H01L2924/00

    摘要： Un transistor a base permeable (30) comprend une couche de base metallique (34) noyee dans un cristal semi-conducteur (32) pour separer des regions collectrice (38) et emettrice (40) et former une barriere de Schottky avec chacune d'elles. La couche de base metallique possede au moins une ouverture (37) au travers de laquelle le cristal semi-conducteur (32) joint les regions collectrice (38) et emettrice (40). Des contacts ohmiques (42, 44) sont realises sur les regions emettrice (40) et collectrice (38). La largeur de toutes les ouvertures (37) dans la couche de base (34) est de l'ordre de la largeur d'appauvrissement de polarisation (0) correspondant a la concentration porteuse dans l'ouverture. L'epaisseur de la couche metallique (34) est de l'ordre de 10% de cette largeur d'appauvrissement de polarisation (0). Il en resulte qu'une barriere potentielle dans chaque ouverture limite le passage de courant sur la partie inferieure de la gamme de polarisation. En augmentant la polarisation de base en sens direct, le potentiel dans les ouvertures qui est inferieur au potentiel le long du metal de la couche de base (34) est abaisse suffisamment pour permettre une augmentation sensible du passage de courant limite par la barriere du collecteur (38) vers l'emetteur (40). Procede de fabrication de ce transistor, et methodes de formation de structures de circuits integres. Du metal et d'autres couches peuvent etre noyees de maniere selective dans un cristal semi-conducteur. Des couches metalliques noyees peuvent servir d'interconnexions entre des dispositifs. Des dispositifs peuvent avoir une configuration empilee.

    Method of manufacturing a device whereby a substance is implanted into a body
    7.
    发明公开
    Method of manufacturing a device whereby a substance is implanted into a body 失效
    一种将物质植入身体的装置的制造方法

    公开(公告)号：EP0534530A3

    公开(公告)日：1996-08-28

    申请号：EP92202812.1

    申请日：1992-09-15

    申请人： Philips Electronics N.V.

    发明人： Oostra, Doeke Jolt ,  Ouwerling, Gerardus Johannes Leendert ,  Ottenheim, Jozef Jacobus Maria ,  Van Rooij-Mulder, Johanna Maria Lambertina

    IPC分类号： H01L21/265 ,  H01L21/266 ,  H01L21/74 ,  H01L21/335 ,  H01L21/331 ,  H05B33/00 ,  G02B6/12

    CPC分类号： H01L29/66424 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/74

    摘要： A method of manufacturing a device, preferably a semiconductor device, whereby a mask (3) with an opening (4) extending down to a bare body (1) is provided on a surface (2) of this body (1), after which a substance (5) is implanted into the body (1) through the opening (4), upon which the mask (3) is removed. According to the invention, the mask (3) is provided in that subsequently a first and a second layer (6, 7, respectively) are deposited on the surface (2) and these layers are provided with the opening (4), while the first layer (6) can be selectively removed relative to the material of the body (1) and the second layer (7) comprises the same material as the body (1). Since the same material is used for the second layer (7) as for the body (1), according to the invention, it is achieved that the body (1) is not polluted with material from the mask (3) in the opening (4) during implantation.

    摘要翻译： 一种制造器件的方法，优选半导体器件，由此在本体（1）的表面（2）上设置有具有向下延伸到裸体（1）的开口（4）的掩模（3），之后 通过开口（4）将物质（5）注入到主体（1）中，去除掩模（3）。 根据本发明，提供掩模（3），随后在表面（2）上沉积第一和第二层（6,7），并且这些层设置有开口（4），而 可以相对于主体（1）的材料选择性地去除第一层（6），并且第二层（7）包括与主体（1）相同的材料。 由于与本体（1）相同的材料用于第二层（7），根据本发明，实现了主体（1）不被来自开口中的面罩（3）的材料污染 4）植入期间。

    DEVICES FORMABLE BY LOW TEMPERATURE DIRECT BONDING
    9.
    发明公开
    DEVICES FORMABLE BY LOW TEMPERATURE DIRECT BONDING 审中-公开
    BY DIRECT低温键联产生的安排

    公开(公告)号：EP1062692A1

    公开(公告)日：2000-12-27

    申请号：EP99912328.4

    申请日：1999-03-09

    申请人： HARRIS CORPORATION

    发明人： KUB, Francis, J. ,  TEMPLE, Victor, Keith ,  NEILSON, John, Manning, Savidge ,  HOBART, Karl

    IPC分类号： H01L21/18 ,  H01L29/739 ,  H01L29/74

    CPC分类号： H01L29/66348 ,  H01L21/187 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66363 ,  H01L29/66424

    摘要： A semiconductor device includes a laterally extending semiconductor base (82, 96), a buffer (83) adjacent the base and having a first conductivity type dopant, and a laterally extending emitter (85) adjacent the buffer and opposite the base and having a second conductivity type dopant. The buffer (83) is thin and has a fist conductivity type dopant concentration greater than a second conductivity type dopant concentration in adjacent emitter portions to provide a negative temperature coefficient for current gain and a positive temperature coefficient for forward voltage for the device. The buffer may be silicon or germanium. A low temperature bonded interface (103) may be between the emitter and the buffer or the buffer and the base. Another embodiment of a device may include a laterally extending localized lifetime killing portion (92, 102) between oppositely doped first and second laterally extending portions. The localized lifetime killing portion may comprise a plurality of laterally confined and laterally space apart lifetime killing regions. Another device may include one or more PN junctions.