-
公开(公告)号:JP2016213481A
公开(公告)日:2016-12-15
申请号:JP2016132323
申请日:2016-07-04
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/336 , H01L21/20 , H01L21/265 , H01L29/41 , G02F1/1368 , H01L29/423 , H01L29/49 , H01L29/786
CPC classification number: H01L29/42384 , H01L27/124 , H01L29/458 , H01L29/78621 , H01L29/78645 , G02F1/13454 , H01L2029/7863
Abstract: 【課題】各種回路に配置されるトランジスタの構造を、回路の機能に応じて適切なものと することにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を 図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現する。 【解決手段】LDD領域を有するトランジスタを形成する。LDD領域を形成するために 、テーパー部を有するゲート電極を設け、イオン化したN又はP型不純物元素を、電界で 加速してゲート電極とゲート絶縁膜を通過させて半導体層に添加する。 【選択図】図3
Abstract translation: 在各种电路提供,通过适当的状态,根据该电路的功能的晶体管的结构,以提高半导体器件的工作特性和可靠性,并且,与减少功耗一起 通过减少的步骤数,以实现降低的提高和制造成本的产率。 具有LDD区域A形成晶体管。 为了形成LDD区域,只要添加离子化具有锥形部分的栅极电极N或P型杂质元素,通过穿过栅电极和栅绝缘膜的半导体层通过电场加速。 点域
-
公开(公告)号:JP2016208052A
公开(公告)日:2016-12-08
申请号:JP2016148373
申请日:2016-07-28
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L27/08 , H01L21/822 , H01L27/04 , H01L27/10 , H01L21/8242
Abstract: 【課題】酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いた トランジスタとを積層して、新たな構造の半導体装置を提供する。また、当該半導体装置 において、半導体素子と容量素子とが効率よく形成された半導体装置を提供する。 【解決手段】シリコンなどの酸化物半導体以外の半導体材料を用いて形成されるトランジ スタを含む第1の半導体素子層と、酸化物半導体を用いて形成されるトランジスタを含む 第2の半導体素子層との積層構造に係る半導体装置であり、配線層、または第2の半導体 素子層に含まれる導電膜または絶縁膜と同じ層の導電膜または絶縁膜を用いて容量素子を 設ける。 【選択図】図1
Abstract translation: 一种晶体管包括氧化物半导体,通过层叠包含除氧化物半导体以外的半导体材料的晶体管,是提供一种半导体器件具有新结构。 此外,在半导体装置,半导体元件和电容元件,以提供一种有效地形成的半导体器件。 包括使用比氧化物半导体以外的半导体材料,例如硅形成的晶体管的第一半导体元件层,和包括晶体管形成使用氧化物半导体的第二半导体元件层 根据分层结构的半导体器件,提供使用导电膜或布线层的绝缘膜,或包括在第二半导体器件层或在同一层的绝缘膜中的导电性的电容器的。 点域1
-
公开(公告)号:JP2016184174A
公开(公告)日:2016-10-20
申请号:JP2016110574
申请日:2016-06-02
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/786 , G02F1/1368
CPC classification number: H01L27/1225 , G02F1/1339 , G02F1/13454 , G02F2001/13606 , G02F2001/136231 , G09G2300/04 , G09G3/3648 , H01L2224/05572 , H01L2924/00014
Abstract: 【課題】信頼性の高い半導体装置を提供する。 【解決手段】第1の基板上に駆動回路及び画素部を有し、第1の基板と1つのシール材で固定された第2の基板を有し、駆動回路は第1のトランジスタを有し、画素部は第2のトランジスタを有し、第1のトランジスタ及び第2のトランジスタはそれぞれ酸化物半導体層を有し、シール材は、駆動回路部及び画素部を囲み、閉じられた1つのパターン形状を有し、駆動回路は、シール材、第1の基板、及び第2の基板で囲まれる第1の閉空間に設けられ、画素部は、シール材、第1の基板、及び第2の基板で囲まれる第2の閉空間に設けられ、第1の閉空間は減圧状態である、或いは第1の閉空間には乾燥空気が充填され、第2の閉空間には液晶材料が充填されている半導体装置。 【選択図】図1
Abstract translation: 要解决的问题:提供一种高度可靠的半导体器件。解决方案:本发明涉及一种半导体器件,包括驱动电路和第一衬底上的像素部分,第二衬底用密封剂固定到第一衬底,驱动器 电路具有第一晶体管,像素部分具有第二晶体管,第一晶体管和第二晶体管中的每一个具有氧化物半导体层,密封剂具有围绕驱动电路部分和像素部分的封闭图案形状,提供驱动电路 在由密封剂,第一基板和第二基板围绕的第一封闭空间中,像素部分设置在由密封剂,第一基板和第二基板包围的第二封闭空间中,第一封闭空间处于减压状态或 充满干燥空气,第二个封闭空间充满液晶材料。选择图:图1
-
公开(公告)号:JP5996692B2
公开(公告)日:2016-09-21
申请号:JP2015030530
申请日:2015-02-19
Applicant: 株式会社半導体エネルギー研究所
CPC classification number: H01L51/5012 , F21S48/1163 , F21V21/002 , H01L33/02 , H01L33/62 , H01L51/5064 , H05B33/22 , H05B33/28 , F21K9/20 , F21K9/23 , F21S8/03 , F21S8/04 , F21Y2105/00 , F21Y2115/20
-
公开(公告)号:JP5963917B2
公开(公告)日:2016-08-03
申请号:JP2015116400
申请日:2015-06-09
Applicant: 株式会社半導体エネルギー研究所
IPC: G09F9/30 , H01L27/32 , G02F1/1333 , G02F1/1368 , H05B33/02 , H01L51/50 , G09F9/00
CPC classification number: H05K1/189 , G02F1/133305 , G02F1/13452 , G06F3/0412 , G09G3/2096 , G09G3/3611 , G09G5/003 , H01L27/1218 , H01L27/1225 , G02F1/167 , G06F2203/04102 , G09G2300/0421 , G09G2300/0478 , G09G3/3208 , G09G3/36 , G09G5/39 , H05K2201/10128
-
公开(公告)号:JP5947935B2
公开(公告)日:2016-07-06
申请号:JP2015031797
申请日:2015-02-20
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/12 , H01L21/84 , H01L27/115 , H01L27/11521 , H01L27/11524
-
公开(公告)号:JP2016058756A
公开(公告)日:2016-04-21
申请号:JP2016003111
申请日:2016-01-11
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/786 , G06K19/07 , H01L21/8234 , H01L27/088 , H01L27/08 , H01L21/336
CPC classification number: G06K19/07749 , H01L29/78603 , H01L27/12 , H01L27/1214
Abstract: 【課題】シリコンウェハからなるICチップは厚いため商品容器自体に搭載する場合、表 面に凹凸が生じ、デザイン性が低下してしまった。そこで非常に膜厚の薄い薄膜集積回路 、及び薄膜集積回路を有するICチップ等を提供する。 【解決手段】薄膜集積回路を有するICチップは、従来のシリコンウェハにより形成され る集積回路と異なり、半導体膜を能動領域(例えば薄膜トランジスタであればチャネル形 成領域)として備えることを特徴とする。このようなICチップは非常に薄いため、カー ドや容器等の商品へ搭載してもデザイン性を損ねることがない。 【選択図】図6
Abstract translation: 要解决的问题:为了提供具有薄膜集成电路的具有超薄膜的薄膜集成电路,IC芯片等,以解决当由硅晶片制成的IC芯片安装在 产品容器本身,由于IC芯片厚,表面上出现不规则的现象以降低设计性能。解决方案:具有薄膜集成电路的IC芯片包括作为有源区域的半导体膜(例如, 薄膜晶体管的情况)与由硅晶片形成的常规集成电路不同。 由于这种IC芯片非常薄,即使将IC芯片安装在诸如卡片和容器的产品上,也不会损害设计特性。图示:图6
-
公开(公告)号:JP5902469B2
公开(公告)日:2016-04-13
申请号:JP2011282868
申请日:2011-12-26
Applicant: 株式会社半導体エネルギー研究所
CPC classification number: H01L51/56 , H01L27/3204 , H01L2251/5361 , H01L2251/5392 , H01L2251/568 , H01L51/5268 , H01L51/5275
-
公开(公告)号:JP2015173266A
公开(公告)日:2015-10-01
申请号:JP2015062929
申请日:2015-03-25
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/336 , G02F1/1368 , G09F9/30 , H01L29/786
Abstract: 【課題】アクティブマトリクス型の液晶表示装置に代表される電気光学装置並びに半導体装置において、TFTを作製する工程数を削減して製造コストの低減及び歩留まりの向上を実現する。 【解決手段】基板上に逆スタガ型のnチャネル型TFT120上に無機材料から成る第1の層間絶縁層114と、第1の層間絶縁膜114上に形成された有機材料から成る第2の層間絶縁層115と、第2の層間絶縁層115に接して形成された画素電極118とを設ける。基板の端部に他の基板の配線と電気的に接続する入力端子部とを有し、入力端子部は、ゲート電極と同じ材料から成る第1の層と、画素電極118と同じ材料から成る第2の層とから形成されている。このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を5枚とすることができる。 【選択図】図2
Abstract translation: 要解决的问题:为了减少制造TFT的工艺数量,以实现以有源矩阵液晶显示装置为代表的电光装置和半导体装置的制造成本的降低和产量的提高。解决方案:半导体装置 包括:第一层间绝缘层114,其形成在基板上的反交错的n沟道TFT 120上并由无机材料构成; 形成在第一层间绝缘层114上并由有机材料构成的第二层间绝缘层115; 以及形成为与第二层间绝缘层115接触的像素电极118.半导体器件还包括与另一基板的布线电连接并形成在基板的一端上的输入端子部。 输入端子部分由与栅电极相同的材料构成的第一层和由与像素电极118相同的材料构成的第二层形成。通过该组成,使用的光掩模的数量 在光刻技术中可以制备5片。
-
公开(公告)号:JP2015164205A
公开(公告)日:2015-09-10
申请号:JP2015079667
申请日:2015-04-09
Applicant: 株式会社半導体エネルギー研究所
Inventor: 荒井 康行
IPC: H01L21/28 , H01L29/417 , H01L21/3205 , H01L21/768 , G09F9/30 , G02F1/1368 , H01L51/50 , H05B33/14 , H01L21/477 , H01L29/786
CPC classification number: H01L29/78696 , H01L27/1225 , H01L27/124 , H01L29/45 , H01L29/7869 , H01L21/02554 , H01L21/02565 , H01L21/02581 , H01L21/02631
Abstract: 【課題】酸化物半導体を用いた薄膜トランジスタを具備する画素を作製する際に、生産性 の向上を図る。 【解決手段】基板上に形成されたゲート電極として機能する第1の配線と、前記第1の配 線上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に、低抵抗酸化物半導体層及び前 記低抵抗酸化物半導体層上に導電層が積層して設けられた第2の配線、並びに前記低抵抗 酸化物半導体層及び前記低抵抗酸化物半導体層の画素電極として機能する領域が露出する ように前記導電層が積層して設けられた電極層と、前記ゲート絶縁膜上の前記第2の配線 と前記電極層との間に形成された高抵抗酸化物半導体層と、を有する。 【選択図】図1
Abstract translation: 要解决的问题:在使用氧化物半导体制造包括薄膜晶体管的像素时提高生产率。解决方案:半导体器件包括:形成在基板上的用作栅电极的第一布线; 形成在所述第一布线上的栅极绝缘膜; 通过在低电阻氧化物半导体层上层叠低电阻氧化物半导体层和导电层而形成在栅极绝缘膜上的第二布线; 通过层叠低电阻氧化物半导体层和导电层而形成的电极层,使得可以暴露用作低电阻氧化物半导体层的像素电极的区域; 以及形成在栅极绝缘膜上的第二布线和电极层之间的高电阻氧化物半导体层。
-
-
-
-
-
-
-
-
-