スイッチング素子
    41.
    发明专利
    スイッチング素子 有权
    切换设备

    公开(公告)号:JP2015204304A

    公开(公告)日:2015-11-16

    申请号:JP2014081277

    申请日:2014-04-10

    Abstract: 【課題】 ゲート漏れ電流が小さく、かつ、ゲート閾値が低いスイッチング素子を提供する。 【解決手段】 第1半導体層と、第1導電型であり、前記第1半導体層上に配置されており、前記第1半導体層に対してヘテロ接合している第2半導体層と、第2導電型であり、前記第2半導体層上に配置されている第3半導体層と、第2導電型であり、前記第3半導体層上に配置されており、前記第3半導体層に対してヘテロ接合している第4半導体層と、前記第4半導体層に対して電気的に接続されているゲート電極を備えるスイッチング素子。 【選択図】図1

    Abstract translation: 要解决的问题:提供具有小的栅极漏电流和低栅极阈值的开关器件。解决方案:开关器件包括:第一半导体层; 第一导电类型的第二半导体层,布置在第一半导体层上并与第一半导体层形成异质结; 布置在第二半导体层上的第二导电类型的第三半导体层; 第二导电类型的第四半导体层布置在第三半导体层上并与第三半导体层形成异质结; 以及与第四半导体层电连接的栅电极。

    半導体装置とその製造方法
    43.
    发明专利

    公开(公告)号:JP2019175908A

    公开(公告)日:2019-10-10

    申请号:JP2018059700

    申请日:2018-03-27

    Abstract: 【課題】 耐圧が高い半導体装置を提案する。 【解決手段】 半導体装置であって、n型の第1ドリフト層と、前記第1ドリフト層上に配置されているi型またはn型の耐圧層と、前記耐圧層上に配置されているp型のボディ層と、前記第1ドリフト層上に配置されているとともに前記耐圧層の側面と前記ボディ層の側面に接しているn型の第2ドリフト層と、前記ボディ層上に配置されており、前記ボディ層によって前記第1ドリフト層、前記第2ドリフト層、及び、前記耐圧層から分離されているn型のソース層と、前記第2ドリフト層と前記ソース層の間に位置する前記ボディ層に対してゲート絶縁膜を介して対向しているゲート電極を備える。前記耐圧層が、前記第1ドリフト層よりもバンドギャップが大きい材料によって構成されている。 【選択図】図1

    窒化物半導体装置
    44.
    发明专利

    公开(公告)号:JP2019071338A

    公开(公告)日:2019-05-09

    申请号:JP2017196306

    申请日:2017-10-06

    Abstract: 【課題】 ボディ層の間隔部側の下端部周辺における電界を緩和することができる技術を提供する。 【解決手段】 窒化物半導体装置は、窒化物半導体層と、ゲート絶縁膜と、ゲート電極、を備えている。窒化物半導体層が、窒化物半導体層の表面に露出している第1導電型の第1ボディ層及び第2ボディ層と、第1ボディ層と第2ボディ層の間の間隔部から第1ボディ層及び第2ボディ層の底面に接する位置まで伸びており、間隔部で表面に露出している第2導電型のドリフト層と、第1ソース層と、第2ソース層、を備えている。ドリフト層が、第1ボディ層の底面に接する位置から第2ボディ層の底面に接する位置まで伸びている第1ドリフト層と、第1ボディ層の間隔部側の側面の下端部及び第2ボディ層の間隔部側の側面の下端部に接しており、第1ドリフト層に接しており、第1ドリフト層よりも第2導電型不純物濃度が低い電界緩和層、を備えている。 【選択図】図1

    半導体装置
    45.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2019057650A

    公开(公告)日:2019-04-11

    申请号:JP2017181732

    申请日:2017-09-21

    Abstract: 【課題】終端領域のリセスに向けて延びているフィールドプレート構造を備える半導体装置において、電極の成膜不良による段切れが抑えられる技術を提供する。 【解決手段】リセス40の側面44は、平面で構成されている平面部分44aと、曲面で構成されている曲面部分44bと、を有する。フィールドプレート構造は、リセス40の底面42からリセス40の平面部分44a及び曲面部分44bを超えて半導体層10の素子領域10Aの表面の一部にまで延びている絶縁膜30と、半導体層10の素子領域10Aの表面に接するとともに、半導体層10の素子領域10Aの表面から少なくともリセス40の曲面部分44b上に配置されている絶縁膜30を超えて延びているアノード電極24と、を有する。リセス40の曲面部分44bは、アノード領域16の側面に形成されている。 【選択図】 図1

    半導体装置とその製造方法
    50.
    发明专利
    半導体装置とその製造方法 有权
    半导体器件及其制造方法

    公开(公告)号:JP2015135992A

    公开(公告)日:2015-07-27

    申请号:JP2015092719

    申请日:2015-04-30

    Abstract: 【課題】 ヘテロ構造を備えているとともにIII-V族化合物半導体で構成される半導体装置において、安定的なノーマリオフ動作を実現する。 【解決手段】 p−GaN層32とSI−GaN層62とAlGaN層34が積層され、AlGaN層34の表面側にショットキー接続されているゲート電極44を備えている半導体装置である。p−GaN層32とSI−GaN層62よりもAlGaN層34のバンドギャップの方が大きく、さらに、SI−GaN層62は、その不純物濃度が1×10 17 cm -3 以下であることを特徴としている。 【選択図】 図1

    Abstract translation: 要解决的问题:在具有异质结构的III-V族化合物半导体的半导体器件中实现常态操作的稳定性。解决方案:半导体器件由p-GaN层32层叠,SI- GaN层62和AlGaN层34,并且还包括与AlGaN层34的顶面侧肖特基连接的栅电极44.AlGaN层34的带隙大于p-GaN层32的带隙 ,SI-GaN层62的杂质浓度为1×10cm以下。

Patent Agency Ranking