ダイオード
    6.
    发明专利
    ダイオード 审中-公开

    公开(公告)号:JP2020021767A

    公开(公告)日:2020-02-06

    申请号:JP2018142514

    申请日:2018-07-30

    Inventor: 大川 峰司

    Abstract: 【課題】p型半導体層からショットキー界面近傍のn型半導体層に空乏層が伸びるダイオードにおいて、電界集中を抑制する技術を提案する。 【解決手段】 ダイオードであって、n型半導体層と、前記n型半導体層の表面から突出するように設けられているとともに前記n型半導体層の前記表面において前記n型半導体層に接するp型半導体層と、前記p型半導体層の表面に設けられているとともに前記p型半導体層を貫通して前記n型半導体層に達するコンタクトホールと、前記コンタクトホール内に設けられており、前記コンタクトホールの側面で前記p型半導体層にオーミック接触し、前記コンタクトホールの底面で前記n型半導体層とショットキー接触するアノード電極を有する。 【選択図】図1

    半導体装置
    7.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2018060984A

    公开(公告)日:2018-04-12

    申请号:JP2016199488

    申请日:2016-10-07

    Inventor: 大川 峰司

    Abstract: 【課題】 半導体装置のリーク電流を抑制する技術を提供する。 【解決手段】 半導体装置は、化合物半導体基板と、第1トレンチと、第1トレンチの深さより深い第2トレンチと、第1トレンチ内に配置されるゲート絶縁膜及びゲート電極と、第2トレンチ内に配置されるとともに化合物半導体基板の上面を覆っており、ゲート電極から絶縁されているソース電極を備えている。化合物半導体基板が、ゲート絶縁膜とソース電極に接しているソース領域と、ソース電極に接しており、ソース領域の下側でゲート絶縁膜に接しているボディ領域と、第2トレンチの底面においてソース電極にオーミック接触している底部領域と、ボディ領域の下端に接する位置から底部領域よりも深い位置まで伸びており、ボディ領域の下側でゲート絶縁膜に接しており、底部領域に接しており、ボディ領域によってソース領域から分離されているドリフト領域を備えている。 【選択図】 図2

    ヘテロ接合半導体装置及びその製造方法
    8.
    发明专利
    ヘテロ接合半導体装置及びその製造方法 有权
    异质结的半导体器件及其制造方法

    公开(公告)号:JP2016219538A

    公开(公告)日:2016-12-22

    申请号:JP2015101118

    申请日:2015-05-18

    Inventor: 大川 峰司

    Abstract: 【課題】ノーマリーオフ特性を有すると共に、ゲートのリーク電流を抑制したヘテロ接合半導体装置を提供する。 【解決手段】第1の半導体を含むチャネル層14と、チャネル層14上に設けられ、第1の半導体よりバンドギャップの大きい半導体を含むバリア層16と、バリア層16上に設けられ、バリア層16とオーミック接合されたソース電極24及びドレイン電極26と、バリア層16上のソース電極24とドレイン電極26との間の領域に設けられたp型半導体層18と、p型半導体層18上に設けられたn型半導体層20と、n型半導体層20と接合されたゲート電極22と、を備え、p型半導体層18とn型半導体層20の接合面は凹凸構造とされているヘテロ接合半導体装置とする。 【選択図】図1

    Abstract translation: A和具有常关特性,提供一种抑制栅极泄漏电流的异质结的半导体器件。 和含有半导体的第一沟道层14被设置在沟道层14,其包括比所述第一半导体的大型半导体的带隙的隔离层16,设置在阻挡层16,阻挡层上 16和欧姆结的源极电极24和漏极电极26是,在源极电极24和势垒层16上的漏电极26之间的区域中设置的p型半导体层18,p型半导体层18上 和半导体层20中设置n型,也就是连接到n型半导体层20的栅电极22包括p型半导体层18和n型半导体层20的异质结的接合面为凹凸结构 的半导体装置。 点域1

    絶縁ゲート型スイッチング素子
    9.
    发明专利
    絶縁ゲート型スイッチング素子 有权
    绝缘栅型开关元件

    公开(公告)号:JP2016207829A

    公开(公告)日:2016-12-08

    申请号:JP2015087744

    申请日:2015-04-22

    Abstract: 【課題】 絶縁ゲート型スイッチング素子の漏れ電流を抑制する。 【解決手段】 絶縁ゲート型スイッチング素子は、半導体基板と、半導体基板の表面上に配置されているゲート絶縁膜と、ゲート絶縁膜上に配置されているゲート電極を有している。半導体基板が、第1半導体領域と、ベース領域と、第2半導体領域を有している。ゲート電極が、ベース領域に対してゲート絶縁膜を介して対向している。ベース領域と第1半導体領域の界面である第1界面及びベース領域と第2半導体領域の界面である第2界面の少なくとも一方に、ゲート絶縁膜から離れており、第1導電型の半導体の多数キャリアに対する抵抗がベース領域よりも高い高抵抗領域が配置されている。 【選択図】図1

    Abstract translation: 甲抑制绝缘栅型开关元件的漏电流。 绝缘栅型开关元件包括:半导体衬底,设置在半导体基板的一个表面上的栅极绝缘膜,布置在所述栅极绝缘膜上的栅电极。 半导体衬底具有第一半导体区域,基极区域,所述第二半导体区。 栅电极通过栅绝缘膜相对于基极区域相反。 至少第二接口基座区域和所述第一表面和所述基极区中的一个是所述第一半导体区域的界面和所述第二半导体区的表面,它是远离栅极绝缘膜,多个第一导电型的半导体的 高电阻区域位于比电阻基区到载体更高。 点域1

Patent Agency Ranking