一体化した一次導体を備える電流トランスデューサ

    公开(公告)号:JP2018535409A

    公开(公告)日:2018-11-29

    申请号:JP2018520596

    申请日:2016-10-14

    IPC分类号: G01R15/20

    摘要: ハウジング(10)と、中央通路(18)及び磁気回路間隙(22)を備える磁気コア(6)と、磁気回路間隙内に配置された磁界検出器(8)と、測定される電流を通すための一次導体(14)、及び磁界検出器を外部回路に接続するための磁界検出器導体(16)を備えるリードフレーム導体配列(4)とを含む電流トランスデューサ。一次導体は、磁気コアの中央通路を通って延びた中央部分(15)と、中央部分の両端から延びた水平延長アーム(13)と、外部導体に接続するための接続端(17)とを備える。磁界検出器導体は複数の導体を備え、各導体は、一次導体の中央部分と実質的に位置を合わせられた検知セル接続パッド(21)と、外部回路に接続するための接続端(19)とを備え、ハウジングは、リードフレーム導体配列の一部分取り囲むとともに磁界センサ受容空洞(36)を形成するベース(20)と、検知セルに電気的に接続するために検知セル接続パッドを露出させる本質的に平面状の実装面を提供する、磁界センサ受容空洞の底面とを備え、検知セルは、実装面に結合され、磁界検出器導体の導体に重なるとともに一次導体中央部分からオフセットされる。ハウジングベースは、一次導体の中央部分を取り囲み、磁気コアと一次導体の間の誘電絶縁層を提供する一次導体オーバーモールド部分(30)を更に備える。

    半導体モジュール
    9.
    发明专利

    公开(公告)号:JP2018532275A

    公开(公告)日:2018-11-01

    申请号:JP2018521822

    申请日:2016-10-14

    IPC分类号: H01L25/18 H01L25/07

    摘要: 半導体モジュール(10)は、基板プレート(14)と、基板プレート(14)上のコレクタ導体(16)に取付けられた半導体スイッチチップ(22a)およびダイオードチップ(24a)とを含む。ダイオードチップ(24a)は半導体スイッチチップ(22a)に反平列に電気的に接続されている。半導体スイッチチップ(22a)は、ボンドワイヤ(28)を介して基板プレート(14)上のエミッタ導体(18)に電気的に接続されて、第1のエミッタ電流経路(50a)をもたらし、当該エミッタ導体(18)はダイオードチップ(24a)に対して半導体スイッチチップ(22a)の反対側に配置されている。半導体スイッチチップ(22a)のゲート電極(40a)は、ボンドワイヤ(28)を介して基板プレート(14)上のゲート導体(20)に電気的に接続されて、ゲート電流経路(54a)をもたらし、当該ゲート導体(18)がダイオードチップ(24a)に対して半導体スイッチチップ(22a)の反対側に配置されている。エミッタ導体(18)の突出領域(44)がダイオードチップ(24a)の傍において第1の半導体スイッチチップ(22a)に向かって延びており、第1の半導体スイッチチップ(22a)は、ボンドワイヤ(28)を介して突出領域(44)と直接接続されて、ゲート電流経路(54a)に沿って少なくとも部分的に延びる付加的なエミッタ電流経路(52)をもたらす。半導体スイッチチップ(22a)は第1の半導体スイッチチップであり、ダイオードチップ(24a)は第1のダイオードチップであって、これらは第1の列(42a)に配置されている。半導体モジュール(10)はさらに、コレクタ導体(16)に取付けられた第2の半導体スイッチチップ(22b)と第2のダイオードチップ(24a,24b)との第2の列(42b)を含む。各々の列のダイオードチップ(24a,24b)は、同じ列の半導体スイッチチップ(22a,22b)と反平列に電気的に接続されており、第1の列および第2の列(42a,42b)は並列に電気的に接続されている。第1の半導体スイッチチップ(22a)は第2のダイオードチップ(24b)の傍に配置され、第2の半導体チップ(22b)は第1のダイオードチップ(24a)の傍に配置されている。