利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

137 条记录 (耗时 0.038 秒)

    半導体装置
    1.
    发明专利
    半導体装置 有权

    公开(公告)号：JPWO2016024355A1

    公开(公告)日：2017-05-18

    申请号：JP2016542486

    申请日：2014-08-14

    申请人： ルネサスエレクトロニクス株式会社

    发明人： 洋次 樫原 ,  洋次 樫原

    IPC分类号： G11C16/06 ,  G11C16/02 ,  G11C16/04 ,  H01L21/336 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

    CPC分类号： G11C16/24 ,  G11C16/02 ,  G11C16/04 ,  G11C16/06 ,  G11C16/14 ,  G11C16/3427

    摘要： 半導体装置は、複数のスプリット型メモリセル(250L)を含む第1のメモリマット(1L)と、複数のスプリット型メモリセル(250R)を含む第2のメモリマット(1R)と、スプリット型メモリセル(100L)のコントロールゲート(CG)に接続される第1のコントロールゲート線(CGL)と、スプリット型メモリセル(100R)のコントロールゲート(CG)に接続される第2のコントロールゲート線(CGR)とを備える。半導体装置は、さらに、スプリット型メモリセル(100L)のメモリゲート(MG)に接続される第1のメモリゲート線(MGL)と、スプリット型メモリセル(100R)のメモリゲート(MG)に接続される第2のメモリゲート線(MGR)とを備える。

    アンチヒューズメモリおよび半導体記憶装置
    6.
    发明专利
    アンチヒューズメモリおよび半導体記憶装置 有权
    防静电存储器和半导体存储器件

    公开(公告)号：JP2016092159A

    公开(公告)日：2016-05-23

    申请号：JP2014223793

    申请日：2014-10-31

    申请人： 株式会社フローディア

    发明人： 谷口 泰弘 ,  葛西 秀男 ,  川嶋 泰彦 ,  櫻井 良多郎 ,  品川 裕 ,  奥山 幸祐

    IPC分类号： G11C17/06 ,  G11C16/02 ,  G11C16/06 ,  H01L27/10

    CPC分类号： G11C16/02 ,  G11C16/06 ,  G11C17/06 ,  H01L27/10

    摘要： 【課題】従来よりも小型化を図り得るアンチヒューズメモリおよび半導体記憶装置を提案する。 【解決手段】アンチヒューズメモリ2bでは、従来のような制御回路を用いずに、メモリゲート電極Gおよびワード線WL1の電圧値によって、メモリゲート電極Gからワード線WL1への電圧印加が逆方向バイアスの電圧となるような半導体接合構造の整流素子3を設け、当該整流素子3によってメモリゲート電極Gからワード線WL1への電圧印加を遮断するようにしたことから、従来のようなメモリキャパシタへの電圧印加を選択的に行うスイッチトランジスタや、スイッチトランジスタにオンオフ動作を行わせるためのスイッチ制御回路が不要になり、その分、小型化を図り得る。 【選択図】図1

    摘要翻译： 要解决的问题：提供一种能够以比以往更大的增强实现小型化的反熔丝存储器和半导体存储装置。解决方案：反熔丝存储器2b具有具有半导体结结构的整流装置3，其可以应用 电压从存储栅电极G到字线WL1，以产生与存储栅电极G和字线WL1的电压值相反的反向偏置电压，而不像常规的反熔丝存储器那样使用控制电路。 因此，反熔丝存储器2b可以通过消除对诸如将存储电容器选择性地施加电压的开关晶体管和开关晶体管执行开关操作的开关晶体管的这种常规器件的需要来实现小型化，因为整流 设备3被配置为将从存储器栅电极G施加的电压关闭到字线WL1。选择的图示：图1

    メモリセルおよび不揮発性半導体記憶装置
    7.
    发明专利
    メモリセルおよび不揮発性半導体記憶装置 有权
    存储单元和非易失性半导体存储器件

    公开(公告)号：JP2016082038A

    公开(公告)日：2016-05-16

    申请号：JP2014211095

    申请日：2014-10-15

    申请人： 株式会社フローディア

    发明人： 品川 裕 ,  谷口 泰弘 ,  葛西 秀男 ,  櫻井 良多郎 ,  川嶋 泰彦 ,  戸谷 達郎 ,  奥山 幸祐

    IPC分类号： H01L29/788 ,  H01L29/792 ,  H01L21/8247 ,  H01L27/115 ,  G11C16/02 ,  G11C16/04 ,  H01L21/336

    CPC分类号： G11C16/02 ,  G11C16/04 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

    摘要： 【課題】従来よりも高速動作を実現しつつ、周辺回路の面積も小さいメモリセル及び不揮発性半導体記憶装置を提供する。 【解決手段】量子トンネル効果によって電荷蓄積層ECに電荷を注入するのに必要な電荷蓄積ゲート電圧に拘束されることなく、第1選択ゲート構造体5及び第2選択ゲート構造体6で、ビット線BL1及びチャネル層CHの電気的な接続や、ソース線SL及びチャネル層の電気的な接続を遮断するのに必要な電圧値にまで、ビット線及びソース線の電圧値を下げることができる。合わせて、第1選択ゲート構造体の第1選択ゲート絶縁膜30や、第2選択ゲート構造体の第2選択ゲート絶縁膜33の各膜厚を薄くでき、その分、高速で動作し、また、ビット線やソース線での電圧低減に応じて、メモリセルを制御する周辺回路においても電界効果トランジスタのゲート絶縁膜の膜厚を薄くでき、その分、周辺回路の面積を小さくできる。 【選択図】図2

    摘要翻译： 要解决的问题：提供一种存储单元，其还实现比现有技术更快的操作来减少外围电路的面积，以及非易失性半导体存储器件。解决方案：位线或源极线的电压值可以 被减少为通过第一选择栅极结构5和第二选择栅极结构6切割位线BL1和沟道层CH的电连接或源极线SL和沟道层的电连接所需的电压值，而没有 受到通过量子隧道效应将电荷注入电荷存储层EC所需的电荷存储栅极电压的限制。 同时，可以减少第一选择栅极结构的第一选择栅极绝缘膜30的厚度或第二选择栅极结构的第二选择栅极绝缘膜33的厚度，并且可以更快地操作存储单元，以减少 厚度。 响应于位线或源极线中的电压降低，即使在控制存储单元的外围电路中场效晶体管的栅极绝缘膜的厚度也可以减小，并且外围电路的面积可以减小 只是为了减小厚度。选择图：图2

    半導体装置
    8.
    发明专利
    半導体装置 有权
    半导体器件

    公开(公告)号：JP2015173288A

    公开(公告)日：2015-10-01

    申请号：JP2015106098

    申请日：2015-05-26

    申请人： 株式会社半導体エネルギー研究所

    发明人： 山崎 舜平 ,  小山 潤

    IPC分类号： H01L27/108 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/08 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/10 ,  H01L21/8242

    CPC分类号： G11C14/0018 ,  G11C11/401 ,  G11C11/403 ,  G11C16/02 ,  G11C16/0408 ,  G11C16/0433 ,  G11C16/34 ,  G11C8/08 ,  H01L27/1156 ,  H01L27/1225

    摘要： 【課題】長い期間においてデータの保持が可能な記憶装置を提供する。 【解決手段】記憶素子(容量素子102、トランジスタ103)と、記憶素子における電荷の供給、保持、放出を制御するためのスイッチング素子として機能するトランジスタ101とを有する。トランジスタ101は、通常のゲート電極の他に、閾値電圧を制御するための第2のゲート電極が備えられており、活性層に酸化物半導体を含むためにオフ電流が極めて低い。記憶装置100では、絶縁膜に囲まれたフローティングゲートに高電圧で電荷を注入するのではなく、オフ電流の極めて低いトランジスタ101を介して記憶素子102,103の電荷量を制御することで、データの記憶を行う。 【選択図】図1

    摘要翻译： 要解决的问题：提供能够长时间保存数据的存储装置。解决方案：存储装置100包括：存储元件（电容元件102，晶体管103）; 以及作为用于控制存储元件中的电荷的供给，保持和放电的开关元件的晶体管101。 晶体管101包括用于控制正常栅电极以外的阈值电压的第二栅电极，并且由于晶体管101在有源层中包括氧化物半导体，所以截止电流极低。 存储装置100通过经由具有极低截止电流的晶体管101控制存储元件102,103的电荷量而不是将电荷注入到由高电压的绝缘膜包围的浮动栅极来存储数据。

    半導体装置
    9.
    发明专利
    半導体装置 有权
    半导体器件

    公开(公告)号：JP2015135719A

    公开(公告)日：2015-07-27

    申请号：JP2015024834

    申请日：2015-02-11

    申请人： 株式会社半導体エネルギー研究所

    发明人： 河江 大輔 ,  魚地 秀貴

    IPC分类号： H01L21/8242 ,  H01L27/108 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/10 ,  H01L29/786 ,  G11C11/405

    CPC分类号： G11C11/405 ,  G11C16/02 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/1156 ,  H01L27/1203 ,  H01L27/1225 ,  H01L27/11521

    摘要： 【課題】専有面積が小さく、高集積化、大記憶容量化が可能な半導体装置を提供する。 【解決手段】書き込み用トランジスタTR W と読み出し用トランジスタTR R で、共通のビット線BLを使用することで、単位メモリセル当たりの配線数を削減する。情報の書き込は、書き込み用トランジスタTR W をオン状態とすることにより、ノードNDに、ビット線BLの電位を供給し、その後、書き込み用トランジスタTR W をオフ状態とすることにより、ノードNDに所定量の電荷を保持させる。情報の読み出しは、容量素子264に接続された信号線RLを読み出し信号線とするか、読み出し用トランジスタTR R のソース電極又はドレイン電極の一方と接続された信号線RLXを読み出し信号線として、読み出し信号線に読み出し用の電位を供給し、その後、ビット線の電位を検知することで行う。 【選択図】図1

    摘要翻译： 要解决的问题：提供占用小面积且能够更高集成度和更高存储容量的半导体器件。解决方案：通过由写入晶体管TR和一个共享公共位线BL来减少每单位存储单元的导线数 读晶体管TR。 通过接通写入晶体管TRso来写入数据，使得位线BL的电位被提供给节点ND，然后关闭在节点ND中保持预定量的电荷的写入晶体管TRso。 通过使用连接到电容器264的信号线RL作为读取信号线或连接到读取晶体管的源极和漏极之一的读取信号线的信号线RLX来读取数据，使得读取电位被提供给 读取信号线，然后检测位线的电位。