公开(公告)号：JP2018174353A

公开(公告)日：2018-11-08

申请号：JP2018139235

申请日：2018-07-25

Applicant: 株式会社半導体エネルギー研究所

Inventor： 齋藤 利彦

IPC: H01L27/108 ,  H01L27/088 ,  H01L21/8234 ,  H01L27/06 ,  H01L21/8236 ,  G11C11/404 ,  H01L21/8242

CPC classification number: G11C16/02 ,  G11C11/404 ,  H01L29/94

Abstract: 【課題】デプレッション型トランジスタを用いて構成される記憶素子を有する半導体装置 であっても、正確な情報の保持を可能にすること。 【解決手段】あらかじめ信号保持部への信号の入力を制御するトランジスタのゲート端子 に負に帯電させ、且つ電源との接続を物理的に遮断することにより負電荷を保持させる。 加えて、一方の端子が当該トランジスタのゲート端子に電気的に接続される容量素子を設 け、当該容量素子を介して当該トランジスタのスイッチングを制御する。 【選択図】図1

公开(公告)号：JP6395885B2

公开(公告)日：2018-09-26

申请号：JP2017043730

申请日：2017-03-08

Applicant: 株式会社半導体エネルギー研究所

Inventor： 竹村 保彦

IPC: H01L27/108 ,  G11C11/4097 ,  H01L21/8242

CPC classification number: G11C11/404 ,  G11C11/4097 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10876 ,  H01L27/10894 ,  H01L28/91

公开(公告)号：JP6365457B2

公开(公告)日：2018-08-01

申请号：JP2015155081

申请日：2015-08-05

Applicant: 株式会社デンソー

Inventor： 甲斐 芳英

IPC: G11C16/30 ,  G11C16/10

CPC classification number: G11C11/404 ,  G11C7/1096 ,  G11C11/4074 ,  G11C16/10 ,  G11C16/28 ,  G11C16/3454 ,  G11C2013/0076

公开(公告)号：JP6356761B2

公开(公告)日：2018-07-11

申请号：JP2016206178

申请日：2016-10-20

Applicant: クアルコム,インコーポレイテッド

Inventor： シア・リ ,  スン・エイチ・カン ,  シャオチュン・ジュウ

IPC: G11C17/16

CPC classification number: G11C17/08 ,  G11C7/00 ,  G11C7/12 ,  G11C11/40 ,  G11C11/404 ,  G11C17/16 ,  G11C2211/4016 ,  H01L27/105 ,  H01L27/10802 ,  H01L29/7841

公开(公告)号：JP6345825B2

公开(公告)日：2018-06-20

申请号：JP2017044146

申请日：2017-03-08

Applicant: 株式会社半導体エネルギー研究所

Inventor： 山崎 舜平 ,  今井 馨太郎 ,  小山 潤

IPC: H01L27/088 ,  H01L29/786 ,  H01L21/8242 ,  H01L27/108 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L21/28 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8234

CPC classification number: H01L27/10802 ,  G11C11/404 ,  G11C11/405 ,  G11C16/02 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/0922 ,  H01L27/105 ,  H01L27/1156 ,  H01L27/12 ,  H01L27/1225 ,  H01L29/7869

公开(公告)号：JP6267766B2

公开(公告)日：2018-01-24

申请号：JP2016199602

申请日：2016-10-10

Applicant: 株式会社半導体エネルギー研究所

Inventor： 鎌田 康一郎

IPC: G11C11/56 ,  H01L29/786 ,  G11C11/405

CPC classification number: G11C16/24 ,  G11C11/404 ,  G11C11/565 ,  G11C16/26 ,  H01L27/11521 ,  H01L27/1225 ,  H01L29/7869

公开(公告)号：JP6267758B2

公开(公告)日：2018-01-24

申请号：JP2016160985

申请日：2016-08-19

Applicant: 株式会社半導体エネルギー研究所

Inventor： 加藤 清 ,  小山 潤 ,  齋藤 利彦 ,  山崎 舜平

IPC: H01L27/108 ,  H01L27/10 ,  H01L29/786 ,  H01L21/8242

CPC classification number: H01L27/1156 ,  G11C11/404 ,  H01L27/1225

公开(公告)号：JP2017216456A

公开(公告)日：2017-12-07

申请号：JP2017120976

申请日：2017-06-21

Applicant: 株式会社半導体エネルギー研究所

Inventor： 井上 広樹 ,  加藤 清 ,  松嵜 隆徳 ,  長塚 修平

IPC: H01L27/108 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786 ,  H01L21/02 ,  H01L27/12 ,  H01L21/265 ,  G11C11/405 ,  H01L21/8242

CPC classification number: H01L27/1052 ,  G11C11/404 ,  G11C11/405 ,  G11C16/0408 ,  G11C16/08 ,  G11C16/24 ,  H01L21/02565 ,  H01L21/02631 ,  H01L21/425 ,  H01L21/441 ,  H01L21/477 ,  H01L27/108 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1255 ,  H01L29/66969 ,  H01L29/78651 ,  H01L29/7869 ,  H01L29/78696 ,  G11C11/4091

Abstract: 【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。 【解決手段】酸化物半導体を用いた書き込み用トランジスタ及び該トランジスタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性のメモリセルを有する半導体装置である。メモリセルへの書き込みは、書き込み用トランジスタ162をオン状態とすることにより、書き込み用トランジスタのソース電極(またはドレイン電極)と、容量素子164の電極の一方と、読み出し用トランジスタ160のゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。また、読み出し用トランジスタとして、pチャネル型トランジスタを用いて、読み出し電位を正の電位とする。 【選択図】図1

公开(公告)号：JP2017162538A

公开(公告)日：2017-09-14

申请号：JP2017053283

申请日：2017-03-17

Applicant: 株式会社半導体エネルギー研究所

Inventor： 熱海 知昭 ,  武分 善也

IPC: G11C11/404 ,  H01L29/786 ,  G11C11/406

CPC classification number: G11C5/10 ,  G11C11/401 ,  G11C11/404 ,  G11C11/406 ,  G11C11/4091 ,  G11C11/4099 ,  H01L27/10897 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/10873

Abstract: 【課題】リフレッシュタイミング検出回路を有する半導体記憶装置を提供する。 【解決手段】酸化物半導体を用いた第1のトランジスタ140、および第1のキャパシタ130からなるメモリセル150をマトリクス状に有するメモリセルアレイ180と、pチャネル型である第3のトランジスタ144、第2のキャパシタ132、第2のトランジスタ142を有する参照セル152、ならびに抵抗素子118およびコンパレータ116を有するリフレッシュタイミング検出回路とを有するメモリモュール100において、第1のトランジスタを介して第1のキャパシタに電位が与えられると第2のトランジスタを介して第2のキャパシタに電位が与えられ、第2のキャパシタの電位に応じて第3のトランジスタのドレイン電流値が変化し、第3のトランジスタのドレイン電流値が任意の値より大きくなると、メモリセルアレイおよび参照セルのリフレッシュ動作を行う。 【選択図】図1

公开(公告)号：JP6181232B2

公开(公告)日：2017-08-16

申请号：JP2016092888

申请日：2016-05-05

Applicant: 株式会社半導体エネルギー研究所

Inventor： 松林 大介

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/1052 ,  G11C11/404 ,  G11C11/405 ,  G11C8/10 ,  H01L23/528 ,  H01L27/0629 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/1156 ,  H01L27/1225 ,  H01L29/7869