公开(公告)号：KR101309319B1

公开(公告)日：2013-09-13

申请号：KR1020060115743

申请日：2006-11-22

Applicant: 삼성디스플레이 주식회사

Inventor： 김윤희 ,  강호민 ,  현종식

IPC: H01L21/60 ,  G09G3/36 ,  G02F1/1345

CPC classification number: H05K3/321 ,  G02F1/13452 ,  H01L24/11 ,  H01L24/13 ,  H01L24/83 ,  H01L24/90 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/11013 ,  H01L2224/11332 ,  H01L2224/1147 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/2939 ,  H01L2224/294 ,  H01L2224/2989 ,  H01L2224/73204 ,  H01L2224/83101 ,  H01L2224/83192 ,  H01L2224/838 ,  H01L2224/83851 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01059 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/3011 ,  H05K3/102 ,  H05K2201/10674 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 액정표시장치 구동회로의 전극 상면에 형성되어 있는 범프 상면에 도전입자를 분산시켜 고착시킨 액정표시장치 구동회로(LDI)를 제안한다. 이 경우 탄성력 있는 도전입자가 각 범프간 높이차이에서 오는 접속저항을 줄이는 역할을 하게 되고, 전기적 접속시 발생할 수 있는 OPEN , SHORT 현상을 미연에 방지할 수 있다.
액정표시장치 구동회로, IC, 패드, 본딩, 도전입자, 접착제

公开(公告)号：KR1020120054371A

公开(公告)日：2012-05-30

申请号：KR1020100115716

申请日：2010-11-19

Applicant: 에스케이하이닉스 주식회사

Inventor： 이강원 ,  김현주 ,  이규제

IPC: H01L23/12 ,  H01L23/04

CPC classification number: H01L24/97 ,  H01L21/561 ,  H01L21/563 ,  H01L23/293 ,  H01L23/3121 ,  H01L23/473 ,  H01L23/4985 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/051 ,  H01L2224/056 ,  H01L2224/1132 ,  H01L2224/1134 ,  H01L2224/11444 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/131 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/27 ,  H01L2224/27436 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/29355 ,  H01L2224/2939 ,  H01L2224/29393 ,  H01L2224/32013 ,  H01L2224/32058 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81191 ,  H01L2224/8185 ,  H01L2224/81902 ,  H01L2224/83385 ,  H01L2224/8385 ,  H01L2224/83851 ,  H01L2224/9211 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/01056 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1515 ,  H01L2924/181 ,  H05K1/189 ,  H05K2201/051 ,  Y10T29/49139 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/0665 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PURPOSE: A cylindrical package and electronic device and a manufacturing method thereof are provided to reduce residual stress by accepting essential bending of a semiconductor chip and increase design freedom. CONSTITUTION: A cylindrical substrate has a hollow part in inside. The cylindrical substrate is a flexible substrate. One or more semiconductor chips(200, 202, 204) are mounted along the outer circumference of the cylindrical substrate. A wire(160) interlinks a chip pad of the semiconductor chip and a substrate pad of the cylindrical substrate. An adhesive(150) bonds the outer circumference of the cylindrical substrate and the bottom of the semiconductor chip. An interconnection part electrically interlinks the chip pad of the semiconductor chip and the substrate pad of the cylindrical substrate.

Abstract translation: 目的：提供圆柱形封装和电子器件及其制造方法，通过接受半导体芯片的基本弯曲并增加设计自由度来减少残余应力。 构成：圆筒形基材在内部具有中空部分。 圆柱形基底是柔性基底。 一个或多个半导体芯片（200,202,204）沿着圆柱形基板的外圆周安装。 线（160）将半导体芯片的芯片焊盘和圆筒形基板的基板焊盘相互连接。 粘合剂（150）将圆柱形基底的外周和半导体芯片的底部相结合。 互连部件将半导体芯片的芯片焊盘与圆筒形基板的基板焊盘电连接。

公开(公告)号：KR1020080097131A

公开(公告)日：2008-11-04

申请号：KR1020080036179

申请日：2008-04-18

Applicant: 브로드콤 코포레이션

Inventor： 코프만,매튜브이. ,  탄,텍양

IPC: H01L23/12 ,  H01L23/28 ,  H01L23/48

CPC classification number: H01L24/10 ,  H01L23/3114 ,  H01L23/525 ,  H01L23/562 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/051 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/14104 ,  H01L2224/16 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/013

Abstract: A structure for a wafer-level ball grid array packaging is provided to reduce the size of package and perform the manufacturing process tightly. A method for manufacturing an integrated circuit package includes the step of providing a wafer having a plurality of integrated circuit region(1500); the step of forming the insulating layer(1502) on the wafer; the step of forming a plurality of vias(1504a) through the insulating layer in order to provide the access toward a plurality of terminal(604a) of each integrated circuit region; the step of forming a plurality of routing interconnects on the insulating layer.

Abstract translation: 提供了用于晶圆级球栅阵列封装的结构，以减小封装的尺寸并且紧密地执行制造过程。 一种用于制造集成电路封装的方法包括提供具有多个集成电路区域（1500）的晶片的步骤; 在晶片上形成绝缘层（1502）的步骤; 通过绝缘层形成多个通路（1504a）的步骤，以便提供对每个集成电路区域的多个端子（604a）的访问; 在绝缘层上形成多个路由互连的步骤。

公开(公告)号：KR100855114B1

公开(公告)日：2008-08-28

申请号：KR1020077007087

申请日：2005-09-12

Applicant: 인텔 코포레이션

Inventor： 시,송-후아 ,  첸,티안-안 ,  장,제이슨 ,  세르테자,카트리나

IPC: C08K3/36 ,  C08K9/04 ,  H01L21/56 ,  H01L23/29

CPC classification number: C08K3/36 ,  C08K9/04 ,  H01L21/563 ,  H01L23/295 ,  H01L2224/05001 ,  H01L2224/05023 ,  H01L2224/051 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2224/13111 ,  H01L2224/16238 ,  H01L2224/2929 ,  H01L2224/29386 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/01067 ,  H01L2924/01078 ,  H01L2924/01322 ,  H01L2924/10253 ,  H01L2924/1433 ,  H01L2924/1461 ,  H01L2224/16225 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2224/05541 ,  H01L2224/05005 ,  H01L2924/00014

Abstract: 전자 구조체는 도전성 범프들 및 볼 리미팅 메탈러지(BLM)에 의해 기판에 결합된 전자 디바이스를 포함한다. 충전재 입자들을 갖는 언더필 재료는 전자 디바이스와 기판 사이의 공간에 배치된다. 충전재 입자들의 중량 백분율은 대략 60% 이상이다. 충전재 입자들의 90wt% 이상의 입자 사이즈는 대략 2㎛ 보다 작고/작거나 충전재 입자들은 유기 결합제에 의해 코팅된다. 일단 언더필 재료가 충분히 경화되면, 그 열팽창 계수는 30 PPM/℃ 이하이고, 그 유리 전이 온도는 100℃ 이상이고, 전자 디바이스의 패시베이션층, 기판 및 전자 디바이스에 대한 그 에지들에서의 접착은 볼 리미팅 메탈러지의 박리없이 전자 구조체가 표준화된 신뢰도 시험을 통과할 수 있을 정도의 것이다.
언더필 재료, 충전재 입자, 유기 결합제

公开(公告)号：KR100772920B1

公开(公告)日：2007-11-02

申请号：KR1020060016166

申请日：2006-02-20

Applicant: 주식회사 네패스

Inventor： 최준영

IPC: H01L21/60

CPC classification number: H01L24/13 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05557 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/1147 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/00014 ,  H01L2924/01083 ,  H01L2224/13099

Abstract: 본 발명은 솔더 범프가 형성된 반도체 칩 및 제조 방법에 관한 것으로, 종래에는 솔더 범프를 통해 반도체 패키징 시, 온도 변화에 의하여 상기 솔더 범프가 접합부에서 떨어지거나, 균열이 발생하는 문제점이 있었다. 따라서, 본원 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해서, 반도체 칩의 전극 패드 위에 형성된 하나 이상의 하부 금속 층과; 상기 하부 금속 접착 층 위에 형성되고, 상면에 하나 이상의 요철부를 갖는 접착 향상 층(AEL: Adhesion Enhance Layer)과; 상기 접착 향상 층위에 형성된 솔더 범프를 포함하는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩을 제공한다. 이와 같은 본원 발명은 솔더와의 접착력을 증대시킴으로써, 신뢰성을 향상시킬 수 있는 이점을 갖는다. 또한, 본원 발명은 상기 접착 향상 층을 통하여 솔더 내의 주석이 확산되는 것을 방지할 수 있는 장점을 가진다.

Abstract translation: 提供了具有焊料凸块的半导体芯片及其制造方法。 半导体芯片包括形成在半导体芯片的电极焊盘上的至少一个凸块下金属（UBM）层，形成在UBM层上并在其顶表面上具有至少一个凹凸部分的粘合增强层（AEL） ，以及形成在AEL上的焊料凸块。 由此，粘合剂焊料凸起增加，从而可以提高半导体芯片的可靠性。 此外，可以防止焊料凸块中的锡（Sn）由于AEL而扩散。

公开(公告)号：KR100610712B1

公开(公告)日：2006-08-09

申请号：KR1020040026400

申请日：2004-04-17

Applicant: 가부시끼가이샤 도시바

Inventor： 마쯔바라요시노리

IPC: H01L21/66

CPC classification number: H01L22/34 ,  H01L2224/05001 ,  H01L2224/05023 ,  H01L2224/05026 ,  H01L2224/051 ,  H01L2224/05548 ,  H01L2224/056 ,  H01L2224/16 ,  H01L2924/00014

Abstract: 반도체 장치로서, 제1 층과, 상기 제1 층 내에 형성된 복수개의 제1 테스트 소자와, 상기 제1 층에 접합되고 상기 제1 층과는 상이한 제2 층과, 상기 제2 층 내에 형성되고, 상기 제1 테스트 소자에 전기적으로 접속된 복수개의 패드를 포함한다.
반도체 장치, 테스트 소자, 테스트 사이트부, 프로브 패드, 절연막, 컨택트

公开(公告)号：KR1020050111310A

公开(公告)日：2005-11-24

申请号：KR1020057011471

申请日：2003-12-16

Applicant: 이에이직 코포레이션

Inventor： 오어-바흐즈비 ,  쿡크로렌스 ,  아포스톨에이드리언 ,  이아코벗로메오

IPC: H01L21/60

CPC classification number: H01L28/20 ,  H01L23/3114 ,  H01L24/10 ,  H01L27/11803 ,  H01L2224/05001 ,  H01L2224/05027 ,  H01L2224/051 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2224/05005 ,  H01L2224/05541 ,  H01L2924/00014

Abstract: A novel method is presented to provide ASICs with drastically reduced NRE and with volume flexibility. The invention includes a method of fabricating an integrated circuit, including the steps of: providing a semiconductor substrate, forming a borderless logic array including a plurality of Area I/Os and also including the step of forming redistribution layer for redistribution at least some of the Area I/Os for the purpose of the device packaging. The fabrication may utilize Direct Write e-Beam for customization. The customization step may include fabricating various types of devices at different volume from the same wafer.

Abstract translation: 提出了一种新颖的方法来为ASIC提供大幅降低的NRE和体积灵活性。 本发明包括一种制造集成电路的方法，包括以下步骤：提供半导体衬底，形成包括多个区域I / O的无边界逻辑阵列，并且还包括形成再分配层的步骤，用于再分配至少一些 区域I / O用于设备包装。 该制造可以利用直接写电子束进行定制。 定制步骤可以包括制造与同一晶片不同体积的各种类型的装置。

公开(公告)号：KR1020040090927A

公开(公告)日：2004-10-27

申请号：KR1020040026400

申请日：2004-04-17

Applicant: 가부시끼가이샤 도시바

Inventor： 마쯔바라요시노리

IPC: H01L21/66

CPC classification number: H01L22/34 ,  H01L2224/05001 ,  H01L2224/05023 ,  H01L2224/05026 ,  H01L2224/051 ,  H01L2224/05548 ,  H01L2224/056 ,  H01L2224/16 ,  H01L2924/00014

Abstract: PURPOSE: A semiconductor device, a method of manufacturing the same and a semiconductor device test method are provided to increase the number of test elements and to select exactly one out of the test elements by improving the structure of the semiconductor device. CONSTITUTION: A semiconductor device(10) includes a first layer, a plurality of first test elements(22) in the first layer, a second layer on the first layer, and a plurality of pads(37) in the second layer. The pads are electrically connected with the first test elements.

Abstract translation: 目的：提供一种半导体器件及其制造方法和半导体器件测试方法，以通过改善半导体器件的结构来增加测试元件的数量并精确地选择测试元件中的一个。 构成：半导体器件（10）包括第一层，第一层中的多个第一测试元件（22），第一层上的第二层和第二层中的多个焊盘（37）。 焊盘与第一测试元件电连接。

公开(公告)号：KR1020020094594A

公开(公告)日：2002-12-18

申请号：KR1020010032874

申请日：2001-06-12

Applicant: 에스케이하이닉스 주식회사

Inventor： 백형길

IPC: H01L23/28

CPC classification number: H01L24/10 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05026 ,  H01L2224/051 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/05599

Abstract: PURPOSE: A wafer level chip scale package and a method for manufacturing the same are provided to easily control the thickness of a metal wire and to simplify manufacturing processes without using a sputtering by forming a glue layer between a substrate and the metal wire. CONSTITUTION: A semiconductor chip(200) has a plurality of chip pads(202). A metal wire(209) is formed on the semiconductor chip(200) and has an opening(214) for exposing the chip pad(202) and a ball land(210). A glue layer(206) is formed between the semiconductor chip(200) and the metal wire(209). A conductive layer(216) is filled in the opening(214) so as to electrically connect with the chip pad(202) and the metal wire(209). A molding body(230) is covered to the metal wire and the conductive layer, and exposed the ball land(210). A conductive ball(220) is formed on the exposed ball land and mounted on a substrate(240).

Abstract translation: 目的：提供晶片级芯片级封装及其制造方法，以容易地控制金属线的厚度，并且通过在基板和金属线之间形成胶层而不使用溅射来简化制造工艺。 构成：半导体芯片（200）具有多个芯片焊盘（202）。 金属线（209）形成在半导体芯片（200）上，并且具有用于使芯片焊盘（202）和球台（210）露出的开口（214）。 在半导体芯片（200）和金属线（209）之间形成胶层（206）。 导电层（216）填充在开口（214）中，以便与芯片焊盘（202）和金属丝（209）电连接。 模制体（230）被覆盖到金属线和导电层上，并露出球台（210）。 导电球（220）形成在暴露的球面上并安装在基底（240）上。

公开(公告)号：KR101542887B1

公开(公告)日：2015-08-07

申请号：KR1020117007301

申请日：2009-08-28

Applicant: 어드밴스드 마이크로 디바이시즈, 인코포레이티드

Inventor： 그릴베르거마이클 ,  레흐르매트히아스우베

IPC: H01L23/58 ,  H01L21/768 ,  H01L23/52

CPC classification number: H01L23/5283 ,  H01L23/3677 ,  H01L23/562 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/13 ,  H01L2924/12044 ,  H01L2924/1433 ,  H01L2924/00014

Abstract: 단일의칩 영역을개별서브구역들(하나이상의스트레스완화영역들(280a, 280b)을기반으로하는 200a, 200b, 200c)로분할함으로써, 서브구역들각각에서의열적으로유발된스트레스가복합집적회로들의동작동안감소될수 있고, 그럼으로써로우-k 유전체물질혹은 ULK 물질을포함하는복합금속화시스템들의전체신뢰도가증진된다. 결과적으로, 종래의방식과비교하여, 반도체칩(200)의측면치수의증가와결합된많은수의적층된금속화층들이사용될수 있다.