-
公开(公告)号:KR20180030406A
公开(公告)日:2018-03-22
申请号:KR20180028193
申请日:2018-03-09
发明人: KUO HUNG JUI , LIU CHUNG SHI
CPC分类号: H01L24/13 , H01L21/4853 , H01L23/147 , H01L23/3192 , H01L23/49816 , H01L24/02 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/16 , H01L24/81 , H01L2224/02313 , H01L2224/0239 , H01L2224/0345 , H01L2224/03462 , H01L2224/03831 , H01L2224/039 , H01L2224/0401 , H01L2224/05144 , H01L2224/05147 , H01L2224/05558 , H01L2224/05569 , H01L2224/05572 , H01L2224/05644 , H01L2224/05647 , H01L2224/11462 , H01L2224/11464 , H01L2224/11472 , H01L2224/13007 , H01L2224/13012 , H01L2224/13014 , H01L2224/13017 , H01L2224/13018 , H01L2224/13022 , H01L2224/13023 , H01L2224/13111 , H01L2224/13116 , H01L2224/13124 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13169 , H01L2224/16227 , H01L2224/16503 , H01L2224/81424 , H01L2224/81439 , H01L2224/81447 , H01L2224/81484 , H01L2224/8181 , H01L2224/81815 , H01L2924/12042 , H01L2924/2064 , H01L2924/3512 , H05K3/3457 , H05K3/4007 , H01L2924/00 , H01L2924/00012 , H01L2924/00014 , H01L2924/01047 , H01L2924/01029 , H01L2924/01079 , H01L2224/034 , H01L2224/1146
摘要: 반도체구조는, 기판, 기판으로부터노출된전도성상호연결부, 기판과전도성상호연결부의일부분을덮는패시베이션부, 패시베이션부위에배치되고전도성상호연결부의노출부와접촉된언더범프야금(under bump metallurgy; UBM) 패드, UBM 패드위에배치된도체를포함하고, 도체는, 상단면, 상단면으로부터연장되고제1 경사를포함하는제1 경사진외부면, 및제1 경사진외부면의일단부로부터 UBM 패드까지연장되고제1 경사보다실질적으로더 작은제2 경사를포함하는제2 경사진외부면을포함한다.
摘要翻译: 半导体结构包括衬底,从衬底暴露的导电互连,覆盖衬底和部分导电互连的钝化层,设置在钝化层上并与导电互连的暴露部分接触的下凸块金属(UBM)焊盘 以及设置在所述UBM焊盘上的导体,其中,所述导体包括顶面,从所述顶面延伸并且包括第一梯度的第一倾斜外表面以及从所述第一倾斜外表面的端部延伸的第二倾斜外表面, 到UBM焊盘并包括比第一梯度小得多的第二梯度。
-
公开(公告)号:KR1020170141067A
公开(公告)日:2017-12-22
申请号:KR1020160074068
申请日:2016-06-14
申请人: (주)와이솔
CPC分类号: H01L24/13 , H01L23/562 , H01L24/02 , H01L24/05 , H01L24/10 , H01L24/11 , H01L24/16 , H01L24/81 , H01L2224/02166 , H01L2224/02175 , H01L2224/02185 , H01L2224/0219 , H01L2224/02206 , H01L2224/0221 , H01L2224/02215 , H01L2224/0401 , H01L2224/05018 , H01L2224/05025 , H01L2224/05026 , H01L2224/05073 , H01L2224/0508 , H01L2224/05082 , H01L2224/05083 , H01L2224/05124 , H01L2224/05551 , H01L2224/05557 , H01L2224/05558 , H01L2224/05562 , H01L2224/05564 , H01L2224/05566 , H01L2224/05567 , H01L2224/05571 , H01L2224/05572 , H01L2224/05573 , H01L2224/05666 , H01L2224/05684 , H01L2224/10126 , H01L2224/10145 , H01L2224/11013 , H01L2224/13007 , H01L2224/13013 , H01L2224/13014 , H01L2224/13021 , H01L2224/13144 , H01L2224/16014 , H01L2224/16055 , H01L2224/16058 , H01L2224/16059 , H01L2224/16112 , H01L2224/81205 , H01L2924/07025 , H01L2924/10253 , H01L2924/3512
摘要: 본발명의일 실시예에따른플립칩은기판; 상기기판상에적층된전극패드층; 상기전극패드층의양쪽끝단에적층된패시베이션층; 상기전극패드층및 패시베이션층상에적층된 UBM층; 상기 UBM층상에형성된범프;를포함하고, 상기전극패드층상에패시베이션층이적층되지않는오프닝은상기범프의너비보다넓은것을특징으로한다.
摘要翻译: 根据本发明实施例的倒装芯片包括:衬底; 电极垫层,层压在基板上; 钝化层,堆叠在电极焊盘层的两端; UBM层,堆叠在电极焊盘层和钝化层上; 以及在UBM层上形成的凸块,其中钝化层未被堆叠在电极焊盘层上的开口宽于凸块的宽度。
-
3.알파 아미노산 및 비스에폭사이드의 반응 산물을 함유하는 구리 전기도금조로부터 포토레지스트 정의된 특징부의 전기도금 방법 有权
标题翻译: 从含有α氨基酸和双环氧化物的反应产物的电镀铜浴中电镀光刻胶限定的特征公开(公告)号:KR101799857B1
公开(公告)日:2017-11-22
申请号:KR1020160097686
申请日:2016-07-31
IPC分类号: C25D5/02 , C25D3/38 , C25D7/12 , H01L21/027 , G03F7/00 , C07D303/04
CPC分类号: C25D3/38 , C25D5/022 , C25D7/00 , C25D7/123 , H01L24/03 , H01L24/06 , H01L24/11 , H01L24/14 , H01L2224/03462 , H01L2224/03472 , H01L2224/05015 , H01L2224/11 , H01L2224/11472 , H01L2224/13014 , H01L2224/13147 , H05K1/111 , H05K3/064 , H05K3/4007 , H05K2201/09209 , H01L2924/00012
摘要: 전기도금방법은실질적으로균일한형태를갖는포토레지스트정의된특징부의도금을가능케한다. 전기도금방법에는포토레지스트정의된특징부를전기도금하기위해α-아미노산및 비스에폭사이드의반응산물을포함하는구리전기도금조가포함된다. 이러한특징부에는기둥, 결합패드및 라인스페이스특징부가포함된다.
摘要翻译: 电镀工艺能够镀覆具有基本均匀形状的光刻胶限定特征。 电镀方法包括含有α-氨基酸和双环氧化物的反应产物的铜电镀浴以电镀电镀抗蚀剂特征。 这些功能包括列,键合焊盘和线条空间功能。
-
公开(公告)号:KR1020170033393A
公开(公告)日:2017-03-24
申请号:KR1020177004660
申请日:2015-08-28
IPC分类号: H01L23/532 , H01L23/00 , H01L21/48 , H01L23/12 , H01L23/50 , H01L23/498 , H01L21/60
CPC分类号: H01L24/13 , B23K1/0016 , B23K1/008 , B23K1/19 , B23K2201/38 , B23K2201/42 , B23K2203/12 , C22C9/00 , H01L23/12 , H01L23/50 , H01L24/11 , H01L2224/1111 , H01L2224/11334 , H01L2224/1134 , H01L2224/13005 , H01L2224/13014 , H01L2224/13147 , H01L2224/13564 , H01L2224/1357 , H01L2224/13611 , H01L2224/13639 , H01L2924/01015 , H01L2924/01016 , H01L2924/01017 , H01L2924/01022 , H01L2924/01028 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/20755 , H01L2924/20756 , H01L2924/20757 , H01L2924/20758 , H01L2924/20759 , H01L2924/2076 , H01L2924/20642 , H01L2924/20643 , H01L2924/20644 , H01L2924/20645 , H01L2924/20646 , H01L2924/20647
摘要: 본발명은반도체칩에 Cu 필러를마련하여전기적접속을행할때에, 도금법으로 Cu 필러를형성하는방법에비해 Cu 필러의높이/직경비를크게하고, 생산성을향상시키고, Cu 필러의높이를높게하는것을가능하게하고, Cu 필러의신뢰성을향상시키는것을과제로한다. 본발명은과제를해결하기위해, 미리 Cu 필러용의재료를원기둥상형성물로서형성해두고, 이원기둥상형성물을반도체칩 상의전극에접속하여 Cu 필러로한다. 이에의해, Cu 필러의높이/직경비를 2.0 이상으로하는것이가능해진다. 전기도금법을사용하지않으므로, Cu 필러제조에요하는소요시간이짧아, 생산성을향상시킬수 있다. 또한, Cu 필러높이를 200㎛이상으로높게할 수있으므로, 몰드언더필을위해적합하다. 성분을자유롭게조정할수 있기때문에, 신뢰성이높은 Cu 필러의합금성분설계를용이하게행할수 있다.
摘要翻译: 本发明的特征在于,当在半导体芯片上提供Cu填料以进行电连接时,增加Cu填料的高/直径比,提高生产率,增加Cu填料的高度 并提高铜填料的可靠性。 为了解决本发明的问题,预先将Cu填料的材料形成为柱状成形体,将二维成形体与半导体芯片上的电极连接而形成Cu填充物。 结果,Cu填料的高度/直径比可以设定为2.0或更高。 由于不使用电镀方法,所以制造Cu填料所需的时间短并且可以提高生产率。 另外,由于Cu填料的高度可以高达200μm或更高,所以它适用于模具底部填充。 元件可以自由调节,因此,高度可靠的铜填料的合金成分可以很容易地设计。
-
5.알파 아미노산 및 비스에폭사이드의 반응 산물을 함유하는 구리 전기도금조로부터 포토레지스트 정의된 특징부의 전기도금 방법 有权
标题翻译: 含有氨基酸和二硫氧化物的反应产物的铜电解质电泳电极定义特征的方法公开(公告)号:KR1020170017738A
公开(公告)日:2017-02-15
申请号:KR1020160097686
申请日:2016-07-31
IPC分类号: C25D5/02 , C25D3/38 , C25D7/12 , H01L21/027 , G03F7/00 , C07D303/04
CPC分类号: C25D3/38 , C25D5/022 , C25D7/00 , C25D7/123 , H01L24/03 , H01L24/06 , H01L24/11 , H01L24/14 , H01L2224/03462 , H01L2224/03472 , H01L2224/05015 , H01L2224/11 , H01L2224/11472 , H01L2224/13014 , H01L2224/13147 , H05K1/111 , H05K3/064 , H05K3/4007 , H05K2201/09209 , H01L2924/00012 , C07D303/04 , G03F7/0002 , H01L21/0274
摘要: 전기도금방법은실질적으로균일한형태를갖는포토레지스트정의된특징부의도금을가능케한다. 전기도금방법에는포토레지스트정의된특징부를전기도금하기위해α-아미노산및 비스에폭사이드의반응산물을포함하는구리전기도금조가포함된다. 이러한특징부에는기둥, 결합패드및 라인스페이스특징부가포함된다.
摘要翻译: 电镀方法能够镀覆具有基本均匀形态的光致抗蚀剂限定特征。 电镀方法包括具有± - 氨基酸和双环氧化物的反应产物的电镀铜电镀以电镀所述光刻胶定义的特征。 这些特征包括支柱,接合垫和线空间特征。
-
公开(公告)号:KR101689833B1
公开(公告)日:2017-01-10
申请号:KR1020150069520
申请日:2015-05-19
申请人: 주식회사 프로텍
IPC分类号: H01L23/552 , H01L23/498 , H01L23/495 , H01L23/488
CPC分类号: H01L23/552 , H01L21/2855 , H01L21/32051 , H01L21/6836 , H01L24/14 , H01L2221/68381 , H01L2224/13014 , H01L2224/13016 , H01L2924/15311 , H01L2924/3025
摘要: 본발명은 BGA 반도체패키지의전자파차폐막형성방법및 이에사용되는베이스테이프에관한것으로서, 더욱상세하게는하면에다수의솔더볼이형성되어있는 BGA 반도체패키지의상면과측면에잔자파를차단하기위한차폐막을형성하는방법과그 방법에사용되는베이스테이프에관한것이다. 본발명에따른 BGA 반도체패키지의전자파차폐막형성방법은, 베이스테이프를이용하여 BGA 반도체패키지에전자파차폐막을형성하는공정을빠르고단순하며효과적으로수행하여공정의생산성을향상시킬뿐만아니라원가를대폭낮추는장점이있다.
摘要翻译: 根据形成BGA半导体封装的EMI屏蔽层的方法,EMI屏蔽层可以通过使用基带快速,容易和有效地形成在BGA半导体封装上,从而不仅提高了工艺生产率,而且显着降低 制造成本。
-
公开(公告)号:KR1020160136498A
公开(公告)日:2016-11-30
申请号:KR1020150069520
申请日:2015-05-19
申请人: 주식회사 프로텍
IPC分类号: H01L23/552 , H01L23/498 , H01L23/495 , H01L23/488
CPC分类号: H01L23/552 , H01L21/2855 , H01L21/32051 , H01L21/6836 , H01L24/14 , H01L2221/68381 , H01L2224/13014 , H01L2224/13016 , H01L2924/15311 , H01L2924/3025
摘要: 본발명은 BGA 반도체패키지의전자파차폐막형성방법및 이에사용되는베이스테이프에관한것으로서, 더욱상세하게는하면에다수의솔더볼이형성되어있는 BGA 반도체패키지의상면과측면에잔자파를차단하기위한차폐막을형성하는방법과그 방법에사용되는베이스테이프에관한것이다. 본발명에따른 BGA 반도체패키지의전자파차폐막형성방법은, 베이스테이프를이용하여 BGA 반도체패키지에전자파차폐막을형성하는공정을빠르고단순하며효과적으로수행하여공정의생산성을향상시킬뿐만아니라원가를대폭낮추는장점이있다.
摘要翻译: 根据形成BGA半导体封装的EMI屏蔽层的方法,EMI屏蔽层可以通过使用基带快速,容易和有效地形成在BGA半导体封装上,从而不仅提高了工艺生产率,而且显着降低 制造成本。
-
8.Ag 볼, Ag 핵 볼, 플럭스 코팅 Ag 볼, 플럭스 코팅 Ag 핵 볼, 땜납 조인트, 폼 땜납, 땜납 페이스트, Ag 페이스트 및 Ag 핵 페이스트 有权
标题翻译: AG BALL,AG CORE BALL,FLUX COATING AG BALL,FLUX COATING AG CORE BALL,SOLDER JOINT,FOAM SOLDER,SOLDERING PASTE,AG PASTE AND AG CORE PASTE公开(公告)号:KR101528451B1
公开(公告)日:2015-06-11
申请号:KR1020150014899
申请日:2015-01-30
申请人: 센주긴조쿠고교 가부시키가이샤
CPC分类号: B23K35/025 , B22F1/0062 , B22F1/0074 , B22F1/02 , B23K35/00 , B23K35/0244 , B23K35/3006 , B23K35/3033 , B23K35/3046 , C22C5/06 , C22C13/00 , C22C19/03 , C22C19/07 , H01B1/02 , H01L24/13 , H01L2224/13014 , H01L2224/13139 , H01L2224/13655 , H01L2224/13657 , H01L2924/0105 , H01L2924/01082 , H01L2924/01083 , H01L2924/0109 , H01L2924/01092 , H01L2924/15311 , H01L2924/15321 , H01L2924/15331 , H01L2924/2064 , H01L2924/20641 , H01L2924/20642 , H01L2924/20643 , H01L2924/20644 , H01L2924/20645 , H01L2924/20646 , H01L2924/20647 , H01L2924/20648 , H01L2924/20649 , H01L2924/2065 , B23K35/0222
摘要: 본발명의과제는, Ag 이외의불순물원소를일정량이상함유해도α선량이적고진구도가높은 Ag 볼을제공하는것이다. 소프트에러를억제하여접속불량을저감시키기위해, U의함유량을 5ppb 이하로하고, Th의함유량을 5ppb 이하로하고, 순도를 99.9% 이상 99.9995% 이하로하고, α선량을 0.0200cph/㎠이하로하고, Pb 또는 Bi 중어느하나의함유량, 혹은 Pb 및 Bi의합계의함유량을 1ppm 이상으로하고, 진구도를 0.90 이상으로하였다.
摘要翻译: 本发明的目的是提供一种α射线量小的球形球,即使Ag以外的杂质元素大于一定量,球形度也高。 为了通过抑制软错误来减少连接故障,U的含量为5ppb以下,Th的含量为5ppb以下,纯度为99.9%以上且99.9995%以下。 α射线发射量为0.0200cph / cm 2以下,Pb与Bi之间的含量,Pb和B之和的含量为1ppm以上。 此外,球形度为0.90以上。
-
公开(公告)号:KR101499330B1
公开(公告)日:2015-03-05
申请号:KR1020130071666
申请日:2013-06-21
IPC分类号: H01L21/301 , H01L23/28
CPC分类号: H01L24/13 , H01L21/566 , H01L21/78 , H01L23/295 , H01L23/3171 , H01L23/3192 , H01L23/5226 , H01L23/525 , H01L23/528 , H01L23/53228 , H01L23/53238 , H01L23/5329 , H01L24/03 , H01L24/05 , H01L24/11 , H01L2224/0345 , H01L2224/0346 , H01L2224/0347 , H01L2224/0401 , H01L2224/05022 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05166 , H01L2224/05181 , H01L2224/05186 , H01L2224/05548 , H01L2224/05582 , H01L2224/05647 , H01L2224/11849 , H01L2224/1191 , H01L2224/13014 , H01L2224/13022 , H01L2224/13023 , H01L2224/13024 , H01L2224/13027 , H01L2224/13111 , H01L2224/13147 , H01L2224/13193 , H01L2224/94 , H01L2924/12042 , H01L2924/35121 , H01L2924/00014 , H01L2224/11 , H01L2224/03 , H01L2924/04941 , H01L2924/04953 , H01L2924/01047 , H01L2924/01029 , H01L2924/00
摘要: 방법은 금속 패드 위에 패시베이션 층을 형성하는 것을 포함하며, 금속 패드는 또한 웨이퍼의 반도체 기판을 덮는다. 포스트 패시베이션 상호접속부(PPI)가 금속 패드에 전기적으로 연결하도록 형성되며, PPI의 일부는 패시베이션 층을 덮는다. 금속 범프가 PPI 위에 형성되고 PPI와 전기적으로 연결된다. 방법은 금속 범프 및 PPI 위에 몰딩 컴파운드를 도포하고, 몰딩 컴파운드 위에 이형 필름을 도포하고, 몰딩 컴파운드에 이형 필름을 가압하고, 이형 필름이 몰딩 컴파운드에 가압될 때 몰딩 컴파운드를 경화하는 것을 더 포함한다. 그 다음, 이형 필름이 몰딩 컴파운드로부터 떼어진다. 블레이드를 사용하여 웨이퍼가 다이들로 쏘잉되며 블레이드는 몰딩 컴파운드를 통해 절단한다.
摘要翻译: 一种方法包括在金属焊盘上形成钝化层,其中金属焊盘进一步覆盖晶片的半导体衬底。 后钝化互连(PPI)被形成为电耦合到金属焊盘,其中PPI的一部分覆盖钝化层。 在PPI上形成电耦合的金属凸块。 该方法还包括在金属凸块和PPI上施加模塑料,在模塑料上施加隔离膜,将隔离膜压靠在模塑料上,以及当剥离膜压靠模塑料时固化模塑料。 然后将脱模膜从模塑料中除去。 使用刀片将晶片锯成模具,刀片通过模塑料切割。
-
公开(公告)号:KR1020140111582A
公开(公告)日:2014-09-19
申请号:KR1020130107222
申请日:2013-09-06
IPC分类号: H01L21/60
CPC分类号: H01L24/09 , H01L21/56 , H01L23/3171 , H01L23/3192 , H01L23/49838 , H01L23/5389 , H01L23/562 , H01L24/02 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/10 , H01L24/11 , H01L24/13 , H01L24/19 , H01L24/20 , H01L2224/0214 , H01L2224/02175 , H01L2224/0231 , H01L2224/02311 , H01L2224/02313 , H01L2224/02315 , H01L2224/02331 , H01L2224/02335 , H01L2224/0235 , H01L2224/02351 , H01L2224/02373 , H01L2224/0239 , H01L2224/03462 , H01L2224/03464 , H01L2224/0381 , H01L2224/0382 , H01L2224/03828 , H01L2224/0401 , H01L2224/04105 , H01L2224/05008 , H01L2224/05111 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05548 , H01L2224/05551 , H01L2224/05552 , H01L2224/05567 , H01L2224/05624 , H01L2224/05647 , H01L2224/05655 , H01L2224/05666 , H01L2224/05671 , H01L2224/06131 , H01L2224/06136 , H01L2224/06179 , H01L2224/0912 , H01L2224/11013 , H01L2224/11334 , H01L2224/11849 , H01L2224/12105 , H01L2224/13 , H01L2224/13014 , H01L2224/13016 , H01L2224/13022 , H01L2224/13024 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13116 , H01L2224/13139 , H01L2224/13147 , H01L2224/211 , H01L2224/215 , H01L2224/221 , H01L2924/01013 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01074 , H01L2924/0132 , H01L2924/01322 , H01L2924/014 , H01L2924/05042 , H01L2924/05442 , H01L2924/059 , H01L2924/06 , H01L2924/07025 , H01L2924/10253 , H01L2924/14 , H01L2924/181 , H01L2924/2064 , H01L2924/20641 , H01L2924/3512 , H01L2924/00 , H01L2924/00014 , H01L2924/01082 , H01L2924/01051 , H01L2924/01047 , H01L2924/00012
摘要: Packaging devices for semiconductor devices and methods for preparing the same are disclosed. In some embodiments, a packaging device includes: a contact pad arranged on a substrate; and a passivation layer arranged on a first portion of the contact pad and the substrate. A second portion of the contact pad is exposed. A post passivation interconnect (PPI) is arranged on the passivation layer and is coupled to the second portion of the contact pad. A PPI pad is arranged on the passivation layer. A transition element is arranged on the passivation layer and is coupled between the PPI line and the PPI pad. The transition element includes a hollow area.
摘要翻译: 公开了用于半导体器件的封装装置及其制备方法。 在一些实施例中,包装装置包括:布置在基底上的接触垫; 以及设置在所述接触焊盘和所述基板的第一部分上的钝化层。 接触垫的第二部分被暴露。 钝化后互连(PPI)布置在钝化层上并耦合到接触焊盘的第二部分。 PPI垫布置在钝化层上。 过渡元件被布置在钝化层上并耦合在PPI线和PPI垫之间。 过渡元件包括中空区域。
-
-
-
-
-
-
-
-
-