-
公开(公告)号:TW201830533A
公开(公告)日:2018-08-16
申请号:TW106124762
申请日:2017-07-24
发明人: 楊岱宜 , YANG, TAI I , 朱韋臻 , CHU, WEI CHEN , 劉相瑋 , LIU, HSIANG WEI , 眭曉林 , SHUE, SHAU LIN , 蘇莉玲 , SU, LI LIN , 吳永旭 , WU, YUNG HSU
IPC分类号: H01L21/60
摘要: 光微影上覆誤差為導致低晶圓產量之圖案化缺陷之一來源。本文揭露一種使用具有自對準互連件之圖案化光微影/蝕刻製程之互連件形成製程。此互連形成製程尤其改良光微影上覆(OVL)邊際,因為對準係在較寬圖案上完成。此外,此圖案化光微影/蝕刻製程支持多金屬間隙填充及具有空穴的低介電常數介電質形成。
简体摘要: 光微影上覆误差为导致低晶圆产量之图案化缺陷之一来源。本文揭露一种使用具有自对准互连件之图案化光微影/蚀刻制程之互连件形成制程。此互连形成制程尤其改良光微影上覆(OVL)边际,因为对准系在较宽图案上完成。此外,此图案化光微影/蚀刻制程支持多金属间隙填充及具有空穴的低介电常数介电质形成。
-
公开(公告)号:TWI605561B
公开(公告)日:2017-11-11
申请号:TW104139610
申请日:2015-11-27
发明人: 蔡政勳 , TSAI, CHENG HSIUNG , 李忠儒 , LEE, CHUNG JU , 眭曉林 , SHUE, SHAU LIN , 包天一 , BAO, TIEN I
IPC分类号: H01L23/522 , H01L23/528 , H01L21/768
CPC分类号: H01L21/76829 , H01L21/76802 , H01L21/76807 , H01L21/76834 , H01L21/76877 , H01L21/76885 , H01L23/5226 , H01L23/5283
-
公开(公告)号:TWI575604B
公开(公告)日:2017-03-21
申请号:TW104139352
申请日:2015-11-26
发明人: 楊士億 , YANG, SHIN YI , 李明翰 , LEE, MING HAN , 眭曉林 , SHUE, SHAU LIN , 郭子駿 , KUO, TZ JUN
IPC分类号: H01L21/314 , H01L21/311 , H01L21/318 , H01L21/3205 , H01L21/768 , H01L23/482
CPC分类号: H01L23/528 , H01L21/76808 , H01L21/76844 , H01L21/76855 , H01L21/76864 , H01L21/76877 , H01L21/76879 , H01L23/53214 , H01L23/53228 , H01L23/53233 , H01L23/53238 , H01L23/53242 , H01L23/53257 , H01L23/53271 , H01L29/42376 , H01L2924/0002
-
公开(公告)号:TWI543244B
公开(公告)日:2016-07-21
申请号:TW104100363
申请日:2015-01-07
发明人: 吳佳典 , WU, CHIA TIEN , 林天祿 , LIN, TIEN LU , 眭曉林 , SHUE, SHAU LIN
IPC分类号: H01L21/28 , H01L21/768
CPC分类号: H01L21/76831 , H01L21/0337 , H01L21/31144 , H01L21/76816 , H01L21/7684 , H01L21/76879 , H01L23/528 , H01L23/53228 , H01L2924/0002 , H01L2924/00
-
公开(公告)号:TWI538128B
公开(公告)日:2016-06-11
申请号:TW103145046
申请日:2014-12-23
发明人: 蔡政勳 , TSAI, CHENGHSIUNG , 包天一 , BAO, TIENI , 眭曉林 , SHUE, SHAULIN , 陳海清 , CHEN, HAICHING , 李忠儒 , LEE, CHUNGJU
IPC分类号: H01L23/482 , H01L23/485 , H01L21/60
CPC分类号: H01L23/528 , H01L21/7682 , H01L21/76832 , H01L21/76834 , H01L21/76835 , H01L21/7685 , H01L21/76852 , H01L21/76885 , H01L23/49822 , H01L23/5222 , H01L23/53204 , H01L23/53209 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
-
公开(公告)号:TWI446419B
公开(公告)日:2014-07-21
申请号:TW099123933
申请日:2010-07-21
发明人: 吳文進 , WU, WEN JIN , 邱文智 , CHIOU, WEN CHIH , 眭曉林 , SHUE, SHAU LIN
IPC分类号: H01L21/30 , H01L21/304
CPC分类号: H01L21/6835 , H01L21/6836 , H01L21/76898 , H01L25/0657 , H01L2221/68327 , H01L2221/6834 , H01L2221/6835 , H01L2221/68372 , H01L2221/68381 , H01L2224/0401 , H01L2224/0557 , H01L2224/13025 , H01L2224/16 , H01L2225/06513 , H01L2225/06527 , H01L2225/06541 , H01L2924/0002 , H01L2924/01019 , H01L2924/01077 , H01L2924/01078 , H01L2924/09701 , H01L2924/1461 , H01L2924/19041 , H01L2924/00 , H01L2224/05552
-
公开(公告)号:TWI400770B
公开(公告)日:2013-07-01
申请号:TW096139817
申请日:2007-10-24
发明人: 石健學 , SHIH, CHIEN HSUEH , 眭曉林 , SHUE, SHAU LIN
IPC分类号: H01L21/768
CPC分类号: H01L23/53238 , H01L21/76846 , H01L21/76849 , H01L21/76856 , H01L21/76858 , H01L23/53295 , H01L2924/0002 , H01L2924/00
-
8.半導體元件與其形成方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME 审中-公开
简体标题: 半导体组件与其形成方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME公开(公告)号:TW201133756A
公开(公告)日:2011-10-01
申请号:TW099134682
申请日:2010-10-12
申请人: 台灣積體電路製造股份有限公司
IPC分类号: H01L
CPC分类号: H01L21/76898 , H01L21/6835 , H01L23/525 , H01L24/13 , H01L24/14 , H01L2221/68359 , H01L2224/13022 , H01L2224/13109 , H01L2224/13111 , H01L2224/13116 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13184 , H01L2224/14181 , H01L2924/01019 , H01L2924/01327 , H01L2924/12042 , H01L2924/14 , H01L2924/00014 , H01L2924/00
摘要: 本發明提供應用於堆疊晶粒形態的多層內連線結構。首先形成複數個穿透基板通孔於半導體基板中。接著薄化半導體基板的背面以露出穿透基板通孔。之後形成絕緣膜於半導體基板背面上與露出的穿透基板通孔上。之後形成的第一導電單元係分別電性耦合至每一穿透基板通孔,且第一導電單元延伸於絕緣膜上。接著形成一或多個額外絕緣膜與導電單元。之後形成連線單元如焊球以電性耦合至最上層的導電單元。
简体摘要: 本发明提供应用于堆栈晶粒形态的多层内连接结构。首先形成复数个穿透基板通孔于半导体基板中。接着薄化半导体基板的背面以露出穿透基板通孔。之后形成绝缘膜于半导体基板背面上与露出的穿透基板通孔上。之后形成的第一导电单元系分别电性耦合至每一穿透基板通孔,且第一导电单元延伸于绝缘膜上。接着形成一或多个额外绝缘膜与导电单元。之后形成连接单元如焊球以电性耦合至最上层的导电单元。
-
公开(公告)号:TW559995B
公开(公告)日:2003-11-01
申请号:TW091116409
申请日:2002-07-23
申请人: 台灣積體電路製造股份有限公司
IPC分类号: H01L
摘要: 一種免阻障層之介層窗製程,且特別是有關於一種緻密鍵結、大幅增加導線電傳導性且避免遷移效應之介層窗結構製程。本發明提供一層金屬合金與一預先材料層反應,所形成之金屬化合物可取代傳統介層窗之阻障層結構,不但節省了製程成本,更在遷移效應與電傳導性等相關介層窗問題上,徹底地獲得改進。
简体摘要: 一种免阻障层之介层窗制程,且特别是有关于一种致密键结、大幅增加导线电传导性且避免迁移效应之介层窗结构制程。本发明提供一层金属合金与一预先材料层反应,所形成之金属化合物可取代传统介层窗之阻障层结构,不但节省了制程成本,更在迁移效应与电传导性等相关介层窗问题上,彻底地获得改进。
-
公开(公告)号:TW495918B
公开(公告)日:2002-07-21
申请号:TW090117609
申请日:2001-07-18
申请人: 台灣積體電路製造股份有限公司
IPC分类号: H01L
摘要: 本發明是關於一種銅雙鑲嵌的溝槽阻障層之製程方法,利用加入摻質矽(Si)的氮化鈦(Titanium Nitride,TiN)而形成的含矽氮化鈦[TiN(Si)]作為雙鑲嵌溝槽的阻障層材料。含矽氮化鈦[TiN(Si)]對不同材質具有選擇性沉積速度的特質,在銅上之化學氣相沉積速度較其在介電層(Inter-Metal Dielectric,IMD)上緩慢。適當地控制沉積時間,含矽氮化鈦將在溝槽側壁之介電層上形成一定厚度的阻障薄膜,以防止導線銅和介電層間的電性遷移,但在相同時間內,並未在銅上形成顯著的阻障層沉積,因此上下層導線間之電阻率降低,而避免過高之RC時間延遲效應,改善元件的速度表現。
简体摘要: 本发明是关于一种铜双镶嵌的沟槽阻障层之制程方法,利用加入掺质硅(Si)的氮化钛(Titanium Nitride,TiN)而形成的含硅氮化钛[TiN(Si)]作为双镶嵌沟槽的阻障层材料。含硅氮化钛[TiN(Si)]对不同材质具有选择性沉积速度的特质,在铜上之化学气相沉积速度较其在介电层(Inter-Metal Dielectric,IMD)上缓慢。适当地控制沉积时间,含硅氮化钛将在沟槽侧壁之介电层上形成一定厚度的阻障薄膜,以防止导线铜和介电层间的电性迁移,但在相同时间内,并未在铜上形成显着的阻障层沉积,因此上下层导线间之电阻率降低,而避免过高之RC时间延迟效应,改善组件的速度表现。
-
-
-
-
-
-
-
-
-