公开(公告)号：TW201830533A

公开(公告)日：2018-08-16

申请号：TW106124762

申请日：2017-07-24

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 楊岱宜 ,  YANG, TAI I ,  朱韋臻 ,  CHU, WEI CHEN ,  劉相瑋 ,  LIU, HSIANG WEI ,  眭曉林 ,  SHUE, SHAU LIN ,  蘇莉玲 ,  SU, LI LIN ,  吳永旭 ,  WU, YUNG HSU

IPC: H01L21/60

Abstract: 光微影上覆誤差為導致低晶圓產量之圖案化缺陷之一來源。本文揭露一種使用具有自對準互連件之圖案化光微影/蝕刻製程之互連件形成製程。此互連形成製程尤其改良光微影上覆(OVL)邊際，因為對準係在較寬圖案上完成。此外，此圖案化光微影/蝕刻製程支持多金屬間隙填充及具有空穴的低介電常數介電質形成。

Abstract in simplified Chinese: 光微影上覆误差为导致低晶圆产量之图案化缺陷之一来源。本文揭露一种使用具有自对准互连件之图案化光微影/蚀刻制程之互连件形成制程。此互连形成制程尤其改良光微影上覆(OVL)边际，因为对准系在较宽图案上完成。此外，此图案化光微影/蚀刻制程支持多金属间隙填充及具有空穴的低介电常数介电质形成。

公开(公告)号：TW201535656A

公开(公告)日：2015-09-16

申请号：TW104100365

申请日：2015-01-07

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 廖御傑 ,  LIAO, YU CHIEH ,  莊正吉 ,  CHUANG, CHENG CHI ,  楊岱宜 ,  YANG, TAI I ,  林天祿 ,  LIN, TIEN LU ,  吳永旭 ,  WU, YUNG HSU

IPC: H01L23/52 ,  H01L21/28

CPC classification number: H01L23/5226 ,  H01L21/768 ,  H01L21/7682 ,  H01L21/76843 ,  H01L21/76849 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本揭露提供一種半導體配置及其形成方法。該半導體配置包括一內連線，其包括一內連線金屬栓，為一第二金屬層所包圍。該內連線鄰近一介電層之一側壁，使得該內連線與該介電層之該側壁之間形成一氣隙。一保護阻障層，於該內連線與該氣隙上，並覆蓋該介電層之一上表面，且直接與該介電層之該上表面物理性接觸。被該第二金屬層包圍之該內連線金屬栓較未被一第二金屬層包圍之一內連線金屬栓不易受損。該保護阻障層直接與該介電層物理性接觸之半導體配置較未有一保護阻障層直接與一介電層物理性接觸之一半導體配置具有更低寄生電容，可降低RC延遲。

Abstract in simplified Chinese: 本揭露提供一种半导体配置及其形成方法。该半导体配置包括一内连接，其包括一内连接金属栓，为一第二金属层所包围。该内连接邻近一介电层之一侧壁，使得该内连接与该介电层之该侧壁之间形成一气隙。一保护阻障层，于该内连接与该气隙上，并覆盖该介电层之一上表面，且直接与该介电层之该上表面物理性接触。被该第二金属层包围之该内连接金属栓较未被一第二金属层包围之一内连接金属栓不易受损。该保护阻障层直接与该介电层物理性接触之半导体配置较未有一保护阻障层直接与一介电层物理性接触之一半导体配置具有更低寄生电容，可降低RC延迟。

公开(公告)号：TWI611460B

公开(公告)日：2018-01-11

申请号：TW105133750

申请日：2016-10-19

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 吳永旭 ,  WU, YUNG HSU ,  陳海清 ,  CHEN, HAI CHING ,  蔡榮訓 ,  TSAI, JUNG HSUN ,  眭曉林 ,  SHUE, SHAU LIN ,  包天一 ,  BAO, TIEN I

IPC: H01L21/02 ,  H01L21/033 ,  H01L21/311 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532

CPC classification number: H01L23/528 ,  H01L21/02126 ,  H01L21/0214 ,  H01L21/0228 ,  H01L21/02282 ,  H01L21/02348 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76877 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/532

公开(公告)号：TW201725606A

公开(公告)日：2017-07-16

申请号：TW105133750

申请日：2016-10-19

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 吳永旭 ,  WU, YUNG HSU ,  陳海清 ,  CHEN, HAI CHING ,  蔡榮訓 ,  TSAI, JUNG HSUN ,  眭曉林 ,  SHUE, SHAU LIN ,  包天一 ,  BAO, TIEN I

IPC: H01L21/02 ,  H01L21/033 ,  H01L21/311 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532

CPC classification number: H01L23/528 ,  H01L21/02126 ,  H01L21/0214 ,  H01L21/0228 ,  H01L21/02282 ,  H01L21/02348 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76877 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/532

Abstract: 在基板上方形成互連結構的層。此層含有層間介電質(interlayer dielectric；ILD)材料及配置在層間介電質中的金屬接線。在層間介電質上形成第一蝕刻停止層，但不形成於金屬接線上。經由選擇性原子層沉積製程形成第一蝕刻停止層。在第一蝕刻停止層上方形成第二蝕刻停止層。高蝕刻選擇性存在於第一蝕刻停止層與第二蝕刻停止層之間。形成導孔以使金屬接線至少部分地對準並電耦接至金屬接線。第一蝕刻停止層是用於避免層間介電質在導孔形成期間被蝕刻穿透。

Abstract in simplified Chinese: 在基板上方形成互链接构的层。此层含有层间介电质(interlayer dielectric；ILD)材料及配置在层间介电质中的金属接线。在层间介电质上形成第一蚀刻停止层，但不形成于金属接在线。经由选择性原子层沉积制程形成第一蚀刻停止层。在第一蚀刻停止层上方形成第二蚀刻停止层。高蚀刻选择性存在于第一蚀刻停止层与第二蚀刻停止层之间。形成导孔以使金属接线至少部分地对准并电耦接至金属接线。第一蚀刻停止层是用于避免层间介电质在导孔形成期间被蚀刻穿透。

公开(公告)号：TWI590380B

公开(公告)日：2017-07-01

申请号：TW104115418

申请日：2015-05-14

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 吳永旭 ,  WU, YUNGHSU ,  蔡政勳 ,  TSAI, CHENGHSIUNG ,  張鈺聲 ,  CHANG, YUSHENG ,  吳佳典 ,  WU, CHIATIEN ,  李忠儒 ,  LEE, CHUNGJU ,  嚴永松 ,  YEN, YUNGSUNG ,  陳俊光 ,  CHEN, CHUNKUANG ,  包天一 ,  BAO, TIENI ,  劉如淦 ,  LIU, RUGUN ,  眭曉林 ,  SHUE, SHAULIN

IPC: H01L21/768 ,  H01L23/48

CPC classification number: H01L21/76877 ,  H01L21/02115 ,  H01L21/02186 ,  H01L21/0228 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76808 ,  H01L21/76811 ,  H01L21/76816 ,  H01L23/5283 ,  H01L2221/1063

公开(公告)号：TWI579899B

公开(公告)日：2017-04-21

申请号：TW104139450

申请日：2015-11-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 張鈺聲 ,  CHANG, YU SHENG ,  吳佳典 ,  WU, CHIA TIEN ,  吳永旭 ,  WU, YUNG HSU

IPC: H01L21/027

CPC classification number: H01L21/0337

公开(公告)号：TW201633390A

公开(公告)日：2016-09-16

申请号：TW104140486

申请日：2015-12-03

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 嚴永松 ,  YEN, YUNG SUNG ,  李忠儒 ,  LEE, CHUNG JU ,  陳俊光 ,  CHEN, CHUN KUANG ,  吳佳典 ,  WU, CHIA TIEN ,  游大慶 ,  YU, TA CHING ,  陳桂順 ,  CHEN, KUEI SHUN ,  劉如淦 ,  LIU, RU GUN ,  眭曉林 ,  SHUE, SHAU LIN ,  高蔡勝 ,  GAU, TSAI SHENG ,  吳永旭 ,  WU, YUNG HSU

IPC: H01L21/302 ,  H01L21/308 ,  H01L21/3065 ,  H01L21/311 ,  H01L29/49

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/823481 ,  H01L21/823878

Abstract: 本揭露提供一種半導體裝置的製造方法。此方法包含形成一材料層於一基底之上；形成一第一硬遮罩層於材料層之上；沿著一第一方向，形成一第一溝槽於第一硬遮罩層中。此方法亦包含：沿著第一溝槽的側壁形成一第一間隔物；藉由第一間隔物防護第一溝槽，於第一硬遮罩層中形成平行於第一溝槽的一第二溝槽。此方法亦包含：蝕刻材料層穿過第一溝槽及第二溝槽；移除第一硬遮罩層及第一間隔物；形成第二硬遮罩層於材料層之上；形成一第三溝槽於第二硬遮罩層中。第三溝槽沿著垂直於第一方向之一第二方向延伸，且與第一溝槽重疊。此方法亦包含：蝕刻材料層穿過第三溝槽。

Abstract in simplified Chinese: 本揭露提供一种半导体设备的制造方法。此方法包含形成一材料层于一基底之上；形成一第一硬遮罩层于材料层之上；沿着一第一方向，形成一第一沟槽于第一硬遮罩层中。此方法亦包含：沿着第一沟槽的侧壁形成一第一间隔物；借由第一间隔物防护第一沟槽，于第一硬遮罩层中形成平行于第一沟槽的一第二沟槽。此方法亦包含：蚀刻材料层穿过第一沟槽及第二沟槽；移除第一硬遮罩层及第一间隔物；形成第二硬遮罩层于材料层之上；形成一第三沟槽于第二硬遮罩层中。第三沟槽沿着垂直于第一方向之一第二方向延伸，且与第一沟槽重叠。此方法亦包含：蚀刻材料层穿过第三沟槽。

公开(公告)号：TW201724360A

公开(公告)日：2017-07-01

申请号：TW105132754

申请日：2016-10-11

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 蔡政勳 ,  TSAI, CHENG HSIUNG ,  卡羅司 迪亞茲 ,  DIAZ, CARLOS H. ,  李忠儒 ,  LEE, CHUNG JU ,  眭曉林 ,  SHUE, SHAU LIN ,  包天一 ,  BAO, TIEN I ,  吳永旭 ,  WU, YUNG HSU ,  陳欣蘋 ,  CHEN, HSIN PING

IPC: H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76885

Abstract: 半導體元件的製造方法包括：形成介電層於基材上；形成蝕刻停止層於介電層；形成第一圖案化的硬式罩幕，以定義出蝕刻停止層上的第一溝渠；形成延伸穿過蝕刻停止層與介電層之第二溝渠。第二溝渠係相鄰於第一溝渠。上述方法也包括：以第一材料層填入第一溝渠與第二溝渠中；當第一材料層被填入至第二溝渠中時，將第一溝渠延伸穿過蝕刻停止層與介電層，以形成延伸的第一溝渠；形成第一金屬線於延伸的第一溝渠中；形成蓋層於第一金屬線上；以及移除第一金屬線的一部分，以形成第一切口。

Abstract in simplified Chinese: 半导体组件的制造方法包括：形成介电层于基材上；形成蚀刻停止层于介电层；形成第一图案化的硬式罩幕，以定义出蚀刻停止层上的第一沟渠；形成延伸穿过蚀刻停止层与介电层之第二沟渠。第二沟渠系相邻于第一沟渠。上述方法也包括：以第一材料层填入第一沟渠与第二沟渠中；当第一材料层被填入至第二沟渠中时，将第一沟渠延伸穿过蚀刻停止层与介电层，以形成延伸的第一沟渠；形成第一金属线于延伸的第一沟渠中；形成盖层于第一金属在线；以及移除第一金属线的一部分，以形成第一切口。

公开(公告)号：TW201709273A

公开(公告)日：2017-03-01

申请号：TW104139450

申请日：2015-11-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 張鈺聲 ,  CHANG, YU SHENG ,  吳佳典 ,  WU, CHIA TIEN ,  吳永旭 ,  WU, YUNG HSU

IPC: H01L21/027

CPC classification number: H01L21/0337

Abstract: 方法包括在材料層上方形成硬質遮罩(HM)堆疊，此HM堆疊具有第一HM層、第二HM層、第三HM層及第四HM層。方法亦包括在第四HM層中形成第一溝槽、在第一溝槽中形成第一間隔墊，在第四HM層中形成第二溝槽，藉由使用第三HM層作為蝕刻終止層移除第一間隔墊之至少一部分以形成切口，移除由第一溝槽、第二溝槽及切口所曝露之第三HM層及第二HM層之一部分以分別形成延伸之第一溝槽、延伸之第二溝槽及延伸之切口。方法亦包括在延伸之第一溝槽、延伸之第二溝槽及延伸之切口形成第二間隔墊且移除第二HM層之另一部分以形成第三溝槽。

Abstract in simplified Chinese: 方法包括在材料层上方形成硬质遮罩(HM)堆栈，此HM堆栈具有第一HM层、第二HM层、第三HM层及第四HM层。方法亦包括在第四HM层中形成第一沟槽、在第一沟槽中形成第一间隔垫，在第四HM层中形成第二沟槽，借由使用第三HM层作为蚀刻终止层移除第一间隔垫之至少一部分以形成切口，移除由第一沟槽、第二沟槽及切口所曝露之第三HM层及第二HM层之一部分以分别形成延伸之第一沟槽、延伸之第二沟槽及延伸之切口。方法亦包括在延伸之第一沟槽、延伸之第二沟槽及延伸之切口形成第二间隔垫且移除第二HM层之另一部分以形成第三沟槽。

公开(公告)号：TWI563554B

公开(公告)日：2016-12-21

申请号：TW104140486

申请日：2015-12-03

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 嚴永松 ,  YEN, YUNG SUNG ,  李忠儒 ,  LEE, CHUNG JU ,  陳俊光 ,  CHEN, CHUN KUANG ,  吳佳典 ,  WU, CHIA TIEN ,  游大慶 ,  YU, TA CHING ,  陳桂順 ,  CHEN, KUEI SHUN ,  劉如淦 ,  LIU, RU GUN ,  眭曉林 ,  SHUE, SHAU LIN ,  高蔡勝 ,  GAU, TSAI SHENG ,  吳永旭 ,  WU, YUNG HSU

IPC: H01L21/302 ,  H01L21/308 ,  H01L21/3065 ,  H01L21/311 ,  H01L29/49

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/823481 ,  H01L21/823878