公开(公告)号：TW201919100A

公开(公告)日：2019-05-16

申请号：TW107117734

申请日：2018-05-24

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 鄭志成 ,  JENG, CHI CHERNG ,  程世偉 ,  CHENG, SHYH WEI ,  張澐 ,  CHANG, YUN ,  蔣振劼 ,  CHIANG, CHEN CHIEH ,  鄭宗期 ,  JENG, JUNG CHI

IPC: H01L21/027

Abstract: 提供半導體裝置結構的形成方法，此方法包含在介電層上方形成第一遮罩層，第一遮罩層具有溝槽，溝槽具有內壁和底表面。此方法包含在第一溝槽中形成第二遮罩層。此方法包含移除覆蓋底表面的第二遮罩層，以在第二遮罩層中形成第二溝槽，第二溝槽暴露出底表面且在介電層的第一部分上方，留下的第二遮罩層覆蓋內壁。此方法包含移除第一部分、第一遮罩層和第二遮罩層，以在介電層中形成第三溝槽。此方法包含在第三溝槽中形成導電結構。

Abstract in simplified Chinese: 提供半导体设备结构的形成方法，此方法包含在介电层上方形成第一遮罩层，第一遮罩层具有沟槽，沟槽具有内壁和底表面。此方法包含在第一沟槽中形成第二遮罩层。此方法包含移除覆盖底表面的第二遮罩层，以在第二遮罩层中形成第二沟槽，第二沟槽暴露出底表面且在介电层的第一部分上方，留下的第二遮罩层覆盖内壁。此方法包含移除第一部分、第一遮罩层和第二遮罩层，以在介电层中形成第三沟槽。此方法包含在第三沟槽中形成导电结构。

公开(公告)号：TW201731108A

公开(公告)日：2017-09-01

申请号：TW105137442

申请日：2016-11-16

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 林易鍾 ,  LIN, YI-CHUNG ,  蔣振劼 ,  CHIANG, CHEN-CHIEH ,  鄭志成 ,  JENG, CHI-CHERNG

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823807 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823878 ,  H01L27/0924 ,  H01L29/1033 ,  H01L29/4236

Abstract: 提供一種具有雙通道的半導體元件，其包括共用埋入式閘極柱的第一部分與第二部分。埋入式閘極柱自基底的第一表面向與第一表面相對的第二表面延伸。第一部分包括埋入式閘極柱、位於埋入式閘極柱的第一側壁的第一閘介電層、以及位於第一閘介電層側邊的第一組摻雜區。第一閘介電層與第一組摻雜區之間的基底中具有第一通道。第二部分包括埋入式閘極柱、位於埋入式閘極柱的第二側壁的第二閘介電層、以及位於第二閘介電層側邊的第二組摻雜區。第二閘介電層與第二組摻雜區之間的基底中具有第二通道。

Abstract in simplified Chinese: 提供一种具有双信道的半导体组件，其包括共享埋入式闸极柱的第一部分与第二部分。埋入式闸极柱自基底的第一表面向与第一表面相对的第二表面延伸。第一部分包括埋入式闸极柱、位于埋入式闸极柱的第一侧壁的第一闸介电层、以及位于第一闸介电层侧边的第一组掺杂区。第一闸介电层与第一组掺杂区之间的基底中具有第一信道。第二部分包括埋入式闸极柱、位于埋入式闸极柱的第二侧壁的第二闸介电层、以及位于第二闸介电层侧边的第二组掺杂区。第二闸介电层与第二组掺杂区之间的基底中具有第二信道。

公开(公告)号：TW201735377A

公开(公告)日：2017-10-01

申请号：TW105142814

申请日：2016-12-22

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 呂南畿 ,  LU, NAN-CHI ,  蔣振劼 ,  CHIANG, CHEN-CHIEH ,  鄭志成 ,  JENG, CHI-CHERNG

IPC: H01L29/92

CPC classification number: H01L28/87 ,  H01L23/5223 ,  H01L23/5226

Abstract: 一種積體電路晶片的電容器結構，其包括絕緣層、第一電極以及第二電極。絕緣層包括絕緣分隔物，且具有第一溝渠以及第二溝渠，第二溝渠藉由絕緣分隔物與第一溝渠分離。第一電極配置於第一溝渠中。第二電極配置於第二溝渠中。第一電極沿螺旋軌跡配置且包圍螺旋通道。第二電極配置於螺旋通道內。

Abstract in simplified Chinese: 一种集成电路芯片的电容器结构，其包括绝缘层、第一电极以及第二电极。绝缘层包括绝缘分隔物，且具有第一沟渠以及第二沟渠，第二沟渠借由绝缘分隔物与第一沟渠分离。第一电极配置于第一沟渠中。第二电极配置于第二沟渠中。第一电极沿螺旋轨迹配置且包围螺旋信道。第二电极配置于螺旋信道内。

公开(公告)号：TWI536564B

公开(公告)日：2016-06-01

申请号：TW103146500

申请日：2014-12-31

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 蕭茹雄 ,  HSIAO, RU SHANG ,  王琳松 ,  WANG, LING SUNG ,  黃智睦 ,  HUANG, CHIH MU ,  趙志剛 ,  CHAO, CHIH KANG ,  蔣振劼 ,  CHIANG, CHEN CHIEH

IPC: H01L29/772

CPC classification number: H01L29/1054 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66492 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833 ,  H01L29/7834

公开(公告)号：TW201733065A

公开(公告)日：2017-09-16

申请号：TW105137411

申请日：2016-11-16

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 賴文隆 ,  LAI, WEN-LUNG ,  蔣振劼 ,  CHIANG, CHEN-CHIEH ,  鄭志成 ,  JENG, CHI-CHERNG ,  張簡旭珂 ,  JANGJIAN, SHIU-KO

IPC: H01L23/52

CPC classification number: H01L23/5226 ,  H01L21/187 ,  H01L21/6835 ,  H01L21/76802 ,  H01L21/76832 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/528 ,  H01L2221/68359 ,  H01L2221/68363 ,  H01L2221/68381

Abstract: 本發明實施例提供一種積體電路。積體電路包括電晶體、第一介電層、蝕刻終止層、第一通孔和第一導電層。第一介電層配置在電晶體和蝕刻終止層之間。第一通孔配置在第一介電層和蝕刻終止層中，並且電性連接至電晶體。第一導電層與第一通孔接觸，其中第一通孔配置在第一導電層和電晶體之間，並且蝕刻終止層位於與第一導電層相鄰的部分第一通孔旁邊。

Abstract in simplified Chinese: 本发明实施例提供一种集成电路。集成电路包括晶体管、第一介电层、蚀刻终止层、第一通孔和第一导电层。第一介电层配置在晶体管和蚀刻终止层之间。第一通孔配置在第一介电层和蚀刻终止层中，并且电性连接至晶体管。第一导电层与第一通孔接触，其中第一通孔配置在第一导电层和晶体管之间，并且蚀刻终止层位于与第一导电层相邻的部分第一通孔旁边。

公开(公告)号：TW201731101A

公开(公告)日：2017-09-01

申请号：TW105138851

申请日：2016-11-25

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 郭廷晃 ,  KUO, TING-HUANG ,  蔣振劼 ,  CHIANG, CHEN-CHIEH ,  鄭志成 ,  JENG, CHI-CHERNG ,  吳啟明 ,  WU, CHII-MING ,  陳維邦 ,  CHEN, WEI-BARN ,  羅家彬 ,  LO, CHIA-PIN

IPC: H01L29/12

CPC classification number: H01L27/0922 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/3105 ,  H01L21/823821 ,  H01L27/0924

Abstract: 本發明實施例揭露半導體裝置以及其製造方法。一種半導體裝置包含基底、p型MOS電晶體、n型MOS電晶體以及固化可流動氧化物層。基底包含第一區域以及第二區域。p型MOS電晶體在第一區域中。n型MOS電晶體在第二區域中。固化可流動氧化物層覆蓋p型MOS電晶體以及n型MOS電晶體，其中固化可流動氧化物層施加至p型MOS電晶體的第一應力不同於固化可流動氧化物層施加至n型MOS電晶體的第二應力，且應力之間的差大於0.002 Gpa。

Abstract in simplified Chinese: 本发明实施例揭露半导体设备以及其制造方法。一种半导体设备包含基底、p型MOS晶体管、n型MOS晶体管以及固化可流动氧化物层。基底包含第一区域以及第二区域。p型MOS晶体管在第一区域中。n型MOS晶体管在第二区域中。固化可流动氧化物层覆盖p型MOS晶体管以及n型MOS晶体管，其中固化可流动氧化物层施加至p型MOS晶体管的第一应力不同于固化可流动氧化物层施加至n型MOS晶体管的第二应力，且应力之间的差大于0.002 Gpa。

公开(公告)号：TW201729426A

公开(公告)日：2017-08-16

申请号：TW105142820

申请日：2016-12-22

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 林文生 ,  LIN, WEN-SHENG ,  蔣振劼 ,  CHIANG, CHEN-CHIEH ,  鄭志成 ,  JENG, CHI-CHERNG

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7853 ,  H01L21/3065 ,  H01L21/308 ,  H01L29/0653 ,  H01L29/1037 ,  H01L29/66545 ,  H01L29/66818 ,  H01L29/7848

Abstract: 一種鰭型場效電晶體，所述鰭型場效電晶體包括基底、多個絕緣體及閘極堆疊。所述基底包括多個溝渠及位於所述溝渠之間的至少一個半導體鰭。所述絕緣體配置於所述溝渠中。所述半導體鰭包括：第一部分，嵌於所述絕緣體之間；頸縮部，配置於所述第一部分上，所述頸縮部未被所述絕緣體覆蓋；以及第二部分，配置於所述頸縮部上，其中所述頸縮部的寬度小於所述第一部分的寬度。所述閘極堆疊局部地覆蓋所述半導體鰭、所述至少一個凹槽及所述絕緣體。

Abstract in simplified Chinese: 一种鳍型场效应管，所述鳍型场效应管包括基底、多个绝缘体及闸极堆栈。所述基底包括多个沟渠及位于所述沟渠之间的至少一个半导体鳍。所述绝缘体配置于所述沟渠中。所述半导体鳍包括：第一部分，嵌于所述绝缘体之间；颈缩部，配置于所述第一部分上，所述颈缩部未被所述绝缘体覆盖；以及第二部分，配置于所述颈缩部上，其中所述颈缩部的宽度小于所述第一部分的宽度。所述闸极堆栈局部地覆盖所述半导体鳍、所述至少一个凹槽及所述绝缘体。

公开(公告)号：TW201539748A

公开(公告)日：2015-10-16

申请号：TW103146500

申请日：2014-12-31

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 蕭茹雄 ,  HSIAO, RU SHANG ,  王琳松 ,  WANG, LING SUNG ,  黃智睦 ,  HUANG, CHIH MU ,  趙志剛 ,  CHAO, CHIH KANG ,  蔣振劼 ,  CHIANG, CHEN CHIEH

IPC: H01L29/772

CPC classification number: H01L29/1054 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66492 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833 ,  H01L29/7834

Abstract: 本揭露提供一種半導體裝置及其形成方法。此半導體裝置包括基板，以及源極區域與汲極區域，形成於基板中。此半導體裝置亦包括不純物擴散停止層，形成於基板之凹口中且介於源極區域與汲極區域之間，其中不純物擴散停止層覆蓋凹口之底部及側壁。此半導體裝置亦包括通道層，形成於不純物擴散停止層之上與凹口之中；以及閘極堆疊，形成於通道層之上。不純物擴散停止層實質上避免基板之源極與汲極的不純物擴散進入通道層。

Abstract in simplified Chinese: 本揭露提供一种半导体设备及其形成方法。此半导体设备包括基板，以及源极区域与汲极区域，形成于基板中。此半导体设备亦包括不纯物扩散停止层，形成于基板之凹口中且介于源极区域与汲极区域之间，其中不纯物扩散停止层覆盖凹口之底部及侧壁。此半导体设备亦包括信道层，形成于不纯物扩散停止层之上与凹口之中；以及闸极堆栈，形成于信道层之上。不纯物扩散停止层实质上避免基板之源极与汲极的不纯物扩散进入信道层。