利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

11 条记录 (耗时 0.013 秒)

    半導體元件
    2.
    发明专利
    半導體元件 审中-公开
    半导体组件

    公开(公告)号：TW201742234A

    公开(公告)日：2017-12-01

    申请号：TW105115666

    申请日：2016-05-20

    申请人： 聯華電子股份有限公司 ,  UNITED MICROELECTRONICS CORP.

    发明人： 周 志飈 ,  ZHOU, ZHIBIAO ,  陳鼎龍 ,  CHEN, DING-LUNG ,  林震賓 ,  LIN, CHEN-BIN ,  王三坡 ,  WANG, SANPO ,  李中元 ,  LEE, CHUNG-YUAN ,  古其發 ,  KU, CHI-FA

    IPC分类号： H01L27/115

    CPC分类号： H01L29/78609 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/788 ,  H01L29/792

    摘要： 本發明提供一種半導體元件，其包含基底、氧化半導體層、源極/汲極區、介電層、第一閘極、第二閘極以及電荷儲存結構。氧化半導體層是設置於基底上的第一閘極之上。源極/汲極區是設置於氧化半導體層上。第一介電層覆蓋在氧化半導體層及源極/汲極區上。第二閘極則設置在二極/汲極區之間，並且部分覆蓋氧化半導體層。電荷儲存結構，可選擇設置在第一閘極與氧化半導體層之間，或者是設置在第二閘極之上。

    简体摘要： 本发明提供一种半导体组件，其包含基底、氧化半导体层、源极/汲极区、介电层、第一闸极、第二闸极以及电荷存储结构。氧化半导体层是设置于基底上的第一闸极之上。源极/汲极区是设置于氧化半导体层上。第一介电层覆盖在氧化半导体层及源极/汲极区上。第二闸极则设置在二极/汲极区之间，并且部分覆盖氧化半导体层。电荷存储结构，可选择设置在第一闸极与氧化半导体层之间，或者是设置在第二闸极之上。

    氧化物半導體元件及其製造方法
    3.
    发明专利
    氧化物半導體元件及其製造方法 审中-公开
    氧化物半导体组件及其制造方法

    公开(公告)号：TW201703159A

    公开(公告)日：2017-01-16

    申请号：TW104122106

    申请日：2015-07-08

    申请人： 聯華電子股份有限公司 ,  UNITED MICROELECTRONICS CORP.

    发明人： 周 志飈 ,  ZHOU, ZHI-BIAO ,  吳 少慧 ,  WU, SHAO-HUI ,  古其發 ,  KU, CHI-FA ,  林震賓 ,  LIN, CHEN-BIN ,  吳俊元 ,  WU, CHUN-YUAN

    IPC分类号： H01L21/441 ,  H01L29/06 ,  H01L29/786

    CPC分类号： H01L29/7869 ,  H01L27/1218 ,  H01L27/124 ,  H01L27/1248 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/66969 ,  H01L29/78603 ,  H01L29/78606 ,  H01L29/78648

    摘要： 提供一種氧化物半導體元件，其包括源極、汲極、第一閘極、第一阻障層、氧化物半導體層、第二阻障層以及第二閘極。源極、汲極和第一閘極埋於第一介電層中，且第一閘極位於源極和汲極之間。第一阻障層位於第一介電層上，與源極以及汲極部分重疊，且與第一閘極重疊，且第一阻障層具有第一開口與第二開口，分別與源極和汲極相對應。氧化物半導體層覆蓋第一阻障層，且填入於第一開口與第二開口中。第二阻障層位於氧化物半導體層上。第二閘極位於第二阻障層上，與源極、汲極和第一閘極重疊。另提供一種氧化物半導體元件的製造方法。

    简体摘要： 提供一种氧化物半导体组件，其包括源极、汲极、第一闸极、第一阻障层、氧化物半导体层、第二阻障层以及第二闸极。源极、汲极和第一闸极埋于第一介电层中，且第一闸极位于源极和汲极之间。第一阻障层位于第一介电层上，与源极以及汲极部分重叠，且与第一闸极重叠，且第一阻障层具有第一开口与第二开口，分别与源极和汲极相对应。氧化物半导体层覆盖第一阻障层，且填入于第一开口与第二开口中。第二阻障层位于氧化物半导体层上。第二闸极位于第二阻障层上，与源极、汲极和第一闸极重叠。另提供一种氧化物半导体组件的制造方法。

    電容及其製作方法
    6.
    发明专利
    電容及其製作方法 审中-公开
    电容及其制作方法

    公开(公告)号：TW201721883A

    公开(公告)日：2017-06-16

    申请号：TW104141415

    申请日：2015-12-10

    申请人： 聯華電子股份有限公司 ,  UNITED MICROELECTRONICS CORP.

    发明人： 周 志飈 ,  ZHOU, ZHIBIAO ,  吳 少慧 ,  WU, SHAO-HUI ,  古其發 ,  KU, CHI-FA ,  林震賓 ,  LIN, CHEN-BIN

    IPC分类号： H01L29/92

    CPC分类号： H01L28/91

    摘要： 本發明揭露一種製作電容的方法。首先提供一材料層，然後形成一第一導電層、一第一介電層以及一第二導電層於材料層上，圖案化第一介電層及第二導電層以形成一第一電容介電層及一中電極，形成一第二介電層於第一導電層及中電極上，去除部分第二介電層以形成一第二電容介電層，形成一第三導電層於第一導電層及第二電容介電層上且第三導電層直接接觸第一導電層以及去除部分第三導電層並暴露部分第二電容介電層。

    简体摘要： 本发明揭露一种制作电容的方法。首先提供一材料层，然后形成一第一导电层、一第一介电层以及一第二导电层于材料层上，图案化第一介电层及第二导电层以形成一第一电容介电层及一中电极，形成一第二介电层于第一导电层及中电极上，去除部分第二介电层以形成一第二电容介电层，形成一第三导电层于第一导电层及第二电容介电层上且第三导电层直接接触第一导电层以及去除部分第三导电层并暴露部分第二电容介电层。