公开(公告)号：TWI544642B

公开(公告)日：2016-08-01

申请号：TW104127671

申请日：2013-09-10

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  喬 羅伯特 ,  CHAU, ROBERT S. ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  陳漢威 ,  THEN, HAN WUI ,  克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI

IPC分类号： H01L29/78 ,  H01L21/28 ,  B82Y10/00

CPC分类号： H01L29/66803 ,  B82Y10/00 ,  H01L21/2233 ,  H01L21/228 ,  H01L21/28264 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/20 ,  H01L29/42392 ,  H01L29/66522 ,  H01L29/78681 ,  H01L29/78696

公开(公告)号：TW201611133A

公开(公告)日：2016-03-16

申请号：TW104114893

申请日：2015-05-11

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 羅伯史 吉奈特 ,  ROBERTS, JEANETTE A. ,  羅梅洛 派翠希歐 ,  ROMERO, PATRICIO E. ,  克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  傑西 克里斯多夫 ,  JEZEWSKI, CHRISTOPHER J. ,  契必安 拉馬南 ,  CHEBIAM, RAMANAN V.

IPC分类号： H01L21/38 ,  H01L21/205 ,  H01L21/31

CPC分类号： H01L23/53238 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/28568 ,  H01L21/288 ,  H01L21/3215 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76855 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L24/17 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2924/0002 ,  H01L2924/15311 ,  H05K1/181 ,  H05K2201/10734 ,  H01L2924/00

摘要： 本發明的實施例描述在積體電路(IC)裝置的金屬之間的選擇性擴散屏障以及相關技術與配置；在一種實施例中，一種設備包括介電質材料、第一互連結構，包括設置在該介電質材料中的第一金屬、第二互連結構，包括設置在該介電質材料中及與該第一互連結構電耦接的第二金屬、以及擴散屏障，設置在該第一互連結構和該第二互連結構之間的界面，其中該第一金屬和該第二金屬具有不同的化學組成，該擴散屏障的材料和該第二金屬具有不同的化學組成以及該擴散屏障的材料係未直接設置在該第二金屬和該介電質材料之間。其他實施例可被描述和/或主張。

简体摘要： 本发明的实施例描述在集成电路(IC)设备的金属之间的选择性扩散屏障以及相关技术与配置；在一种实施例中，一种设备包括介电质材料、第一互链接构，包括设置在该介电质材料中的第一金属、第二互链接构，包括设置在该介电质材料中及与该第一互链接构电耦接的第二金属、以及扩散屏障，设置在该第一互链接构和该第二互链接构之间的界面，其中该第一金属和该第二金属具有不同的化学组成，该扩散屏障的材料和该第二金属具有不同的化学组成以及该扩散屏障的材料系未直接设置在该第二金属和该介电质材料之间。其他实施例可被描述和/或主张。

公开(公告)号：TW201427007A

公开(公告)日：2014-07-01

申请号：TW102132571

申请日：2013-09-10

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  喬 羅伯特 ,  CHAU, ROBERT S. ,  拉多撒福傑維克 馬可 ,  RADOSAVLJEVIC, MARKO ,  陳漢威 ,  THEN, HAN WUI ,  克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  皮拉瑞斯提 拉維 ,  PILLARISETTY, RAVI

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L29/66803 ,  B82Y10/00 ,  H01L21/2233 ,  H01L21/228 ,  H01L21/28264 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/20 ,  H01L29/42392 ,  H01L29/66522 ,  H01L29/78681 ,  H01L29/78696

摘要： 具有非平面電晶體通道區域之III-V族半導體表面的高K值(high-k)閘極介電質介面係以氮進行非向性摻雜。在奈米線的實施例中，在透過曝露該閘極介電質到氮的液體、蒸汽、氣態、電漿或固態源的保形閘極電極沈積之前或同時，施行非向性氮摻雜高k值閘極介電質介面。在實施例中，閘極電極金屬在閘極介電質之上保形的沈積並且施行退火以在沿著該非平面III-V半導體介面的閘極介電質內均勻的堆積氮。

简体摘要： 具有非平面晶体管信道区域之III-V族半导体表面的高K值(high-k)闸极介电质界面系以氮进行非向性掺杂。在奈米线的实施例中，在透过曝露该闸极介电质到氮的液体、蒸汽、气态、等离子或固态源的保形闸极电极沉积之前或同时，施行非向性氮掺杂高k值闸极介电质界面。在实施例中，闸极电极金属在闸极介电质之上保形的沉积并且施行退火以在沿着该非平面III-V半导体界面的闸极介电质内均匀的堆积氮。

公开(公告)号：TWI697963B

公开(公告)日：2020-07-01

申请号：TW105126253

申请日：2016-08-17

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 雷 凡 ,  LE, VAN H. ,  克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  米坦 馬丁 ,  MITAN, MARTIN M. ,  廖思雅 ,  LIAO, SZUYA S.

IPC分类号： H01L21/336 ,  H01L29/78

公开(公告)号：TW201737316A

公开(公告)日：2017-10-16

申请号：TW105135988

申请日：2016-11-04

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  陳 漢威 ,  THEN, HAN WUI ,  波隆本 約翰 ,  PLOMBON, JOHN J. ,  馬克史溫尼 麥克 ,  MCSWINEY, MICHAEL L.

IPC分类号： H01L21/20 ,  H01L21/70 ,  H01L21/336

CPC分类号： H01L21/28088 ,  C23C16/30 ,  H01L21/28556 ,  H01L21/76843 ,  H01L23/53209 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266 ,  H01L29/4966

摘要： 本發明之實施例描述具有釕磷薄膜之半導體裝置，且進一步描述沈積該薄膜之程序。該薄膜可被沈積在電晶體裝置之閘極堆疊中或互連結構中。沈積該膜之程序可包含化學汽相沈積且可包含釕前驅物。該前驅物可含有磷。在沈積期間可使用共反應物。共反應物可包含基於磷的化合物。閘極材料可被沈積在閘極堆疊中之該膜上。針對某些實施例，釕磷膜可以係金屬擴散障壁及附著層，且該膜可以係功函數金屬。亦描述及/或主張其他的實施例。

简体摘要： 本发明之实施例描述具有钌磷薄膜之半导体设备，且进一步描述沉积该薄膜之进程。该薄膜可被沉积在晶体管设备之闸极堆栈中或互链接构中。沉积该膜之进程可包含化学汽相沉积且可包含钌前驱物。该前驱物可含有磷。在沉积期间可使用共反应物。共反应物可包含基于磷的化合物。闸极材料可被沉积在闸极堆栈中之该膜上。针对某些实施例，钌磷膜可以系金属扩散障壁及附着层，且该膜可以系功函数金属。亦描述及/或主张其他的实施例。

公开(公告)号：TW201535520A

公开(公告)日：2015-09-16

申请号：TW103140070

申请日：2014-11-19

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  羅梅洛 派翠希歐 ,  ROMERO, PATRICIO PATO ,  狄威 吉伯特 ,  DEWEY, GILBERT

IPC分类号： H01L21/3205 ,  H01L29/772

CPC分类号： H01L21/28088 ,  H01L21/28176 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/45 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/78696

摘要： 本發明係有關一種形成半導體之方法。該方法包括於反應室中加熱基底；將包括金屬硼氫化物之第一組分供應至該反應室，其中該金屬硼氫化物包括鹼土金屬、過渡金屬、或其組合之至少一者；將主群組氫化物組分供應至該反應室；以及沈積金屬化合物於該基底上，其中該金屬化合物包含a)該鹼土金屬、過渡金屬、或其組合之至少一者；b)硼；及c)選擇性地主群組合金元件。

简体摘要： 本发明系有关一种形成半导体之方法。该方法包括于反应室中加热基底；将包括金属硼氢化物之第一组分供应至该反应室，其中该金属硼氢化物包括碱土金属、过渡金属、或其组合之至少一者；将主群组氢化物组分供应至该反应室；以及沉积金属化合物于该基底上，其中该金属化合物包含a)该碱土金属、过渡金属、或其组合之至少一者；b)硼；及c)选择性地主群组合金组件。

公开(公告)号：TW201435938A

公开(公告)日：2014-09-16

申请号：TW102142476

申请日：2013-11-21

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 陳朝暉 ,  CHEN, ZHAOHUI ,  加德納 唐納德 ,  GARDNER, DONALD ,  孟邦基 ,  MOON, BUM KI ,  賀查瓦思 查理 ,  HOLZWARTH, CHARLES W. ,  拼特 卡瑞 ,  PINT, CARY L. ,  克蘭德寧 史考特 ,  CLENDENNING, SCOTT B.

IPC分类号： H01G11/24 ,  H01G11/84

CPC分类号： H01G11/24 ,  G11C13/0002 ,  G11C13/0016 ,  H01L28/82 ,  Y02E60/13 ,  Y10T29/435

摘要： 在一實施例中，用於儲能裝置的結構，可包括具有導電層的第一奈米結構及形成於導電層之上的介電層。第二奈米結構基板包含其他導電層。間隔物分開第一奈米結構基板及第二奈米結構基板，並允許電解質的離子通過間隔物。結構可為奈米結構電解電容器，其具有形成電容器的正電極之第一奈米結構基板及形成電容器的負電極之第二奈米結構基板。

简体摘要： 在一实施例中，用于储能设备的结构，可包括具有导电层的第一奈米结构及形成于导电层之上的介电层。第二奈米结构基板包含其他导电层。间隔物分开第一奈米结构基板及第二奈米结构基板，并允许电解质的离子通过间隔物。结构可为奈米结构电解电容器，其具有形成电容器的正电极之第一奈米结构基板及形成电容器的负电极之第二奈米结构基板。

公开(公告)号：TWI673876B

公开(公告)日：2019-10-01

申请号：TW104127166

申请日：2015-08-20

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  廖思雅 ,  LIAO, SZUYA S. ,  格斯坦 弗羅瑞恩 ,  GSTREIN, FLORIAN ,  胡拉尼 拉米 ,  HOURANI, RAMI ,  羅梅洛 派翠希歐 ,  ROMERO, PATRICIO E. ,  葛蘭特 克拉斯特 ,  KLOSTER, GRANT ,  米坦 馬丁 ,  MITAN, MARTIN M.

IPC分类号： H01L29/78 ,  H01L21/336

公开(公告)号：TW201721755A

公开(公告)日：2017-06-16

申请号：TW105124483

申请日：2016-08-02

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  米坦 馬丁 ,  MITAN, MARTIN M. ,  布德里維奇 亞倫 ,  BUDREVICH, AARON

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/7854 ,  H01L29/0673 ,  H01L29/66803

摘要： 一種用於摻雜半導體鰭結構的子鰭區之方法，包含：在基板上形成鰭；在該基板和對應於該鰭的子鰭區之該鰭的部分上形成氧化物材料；在設置於該子鰭區之上的該鰭的頂鰭區上形成硬遮罩；藉由從該子鰭區的表面去除該氧化物材料暴露該子鰭區的表面且在該基板上留下該氧化物材料的層；在該硬遮罩、該子鰭區的該表面、及在該基板上該氧化物材料的該層上沉積摻雜物材料；及從該頂鰭區去除該硬遮罩，以暴露該頂鰭區的表面。亦提供了使用所揭露的方法而構成的裝置，並且討論了其他實施方式。

简体摘要： 一种用于掺杂半导体鳍结构的子鳍区之方法，包含：在基板上形成鳍；在该基板和对应于该鳍的子鳍区之该鳍的部分上形成氧化物材料；在设置于该子鳍区之上的该鳍的顶鳍区上形成硬遮罩；借由从该子鳍区的表面去除该氧化物材料暴露该子鳍区的表面且在该基板上留下该氧化物材料的层；在该硬遮罩、该子鳍区的该表面、及在该基板上该氧化物材料的该层上沉积掺杂物材料；及从该顶鳍区去除该硬遮罩，以暴露该顶鳍区的表面。亦提供了使用所揭露的方法而构成的设备，并且讨论了其他实施方式。

公开(公告)号：TWI574321B

公开(公告)日：2017-03-11

申请号：TW103140070

申请日：2014-11-19

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 克蘭德寧 史考特 ,  CLENDENNING, SCOTT B. ,  羅梅洛 派翠希歐 ,  ROMERO, PATRICIO PATO ,  狄威 吉伯特 ,  DEWEY, GILBERT

IPC分类号： H01L21/3205 ,  H01L29/772

CPC分类号： H01L21/28088 ,  H01L21/28176 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/45 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/78696