公开(公告)号：TWI502743B

公开(公告)日：2015-10-01

申请号：TW101144419

申请日：2012-11-28

Applicant: 萬國半導體股份有限公司 ,  ALPHA AND OMEGA SEMICONDUCTOR INCORPORATED

Inventor： 潘繼 ,  PAN, JI

IPC: H01L29/78 ,  H01L21/768

CPC classification number: H01L29/66734 ,  H01L21/26586 ,  H01L21/28238 ,  H01L29/0623 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/47 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/8611 ,  H01L29/872

公开(公告)号：TW201246359A

公开(公告)日：2012-11-16

申请号：TW101104554

申请日：2012-02-13

Applicant: 應用材料股份有限公司

Inventor： 諾里阿提夫 ,  瑪哈賈尼梅翠伊 ,  劉帕特里夏M ,  洪史帝芬 ,  佐藤達也E ,  張鎂

IPC: H01L

CPC classification number: H01L21/28194 ,  C23C16/0245 ,  H01J37/32091 ,  H01J37/3244 ,  H01L21/02046 ,  H01L21/02301 ,  H01L21/28238 ,  H01L21/31116 ,  H01L21/67207 ,  H01L29/517

Abstract: 本發明揭示一種沉積製程，該沉積製程包括乾式蝕刻製程、繼之以高介電常數介電質之沉積製程。該乾式蝕刻製程涉及將待清潔基板放入處理腔室中以移除表面氧化物。激勵氣體混合物以形成與該基板上之氧化物反應而形成薄膜之反應性氣體之電漿。加熱該基板以氣化該薄膜且曝露基板表面。該基板表面實質上不含氧化物。隨後使用沉積以在該基板表面上形成一層。

Abstract in simplified Chinese: 本发明揭示一种沉积制程，该沉积制程包括干式蚀刻制程、继之以高介电常数介电质之沉积制程。该干式蚀刻制程涉及将待清洁基板放入处理腔室中以移除表面氧化物。激励气体混合物以形成与该基板上之氧化物反应而形成薄膜之反应性气体之等离子。加热该基板以气化该薄膜且曝露基板表面。该基板表面实质上不含氧化物。随后使用沉积以在该基板表面上形成一层。

公开(公告)号：TWI347656B

公开(公告)日：2011-08-21

申请号：TW096126684

申请日：2007-07-20

Applicant: 旺宏電子股份有限公司

Inventor： 陳冠復 ,  陳映仁 ,  韓宗廷 ,  陳銘祥 ,  李士勤

IPC: H01L

CPC classification number: H01L21/3144 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/28238 ,  H01L21/31662 ,  H01L29/42332 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/78 ,  H01L29/7883 ,  H01L29/7885

Abstract: 一種半導體製程，可藉由一些額外步驟，利用習知CMOS製程製作邏輯與記憶元件。然而，此等額外步驟無須增加光罩。由此，該製程可以在同樣的基材上，減低製作邏輯與記憶裝置的複雜度、時間、以及成本，對於嵌入應用尤其顯著。

Abstract in simplified Chinese: 一种半导体制程，可借由一些额外步骤，利用习知CMOS制程制作逻辑与记忆组件。然而，此等额外步骤无须增加光罩。由此，该制程可以在同样的基材上，减低制作逻辑与记忆设备的复杂度、时间、以及成本，对于嵌入应用尤其显着。

公开(公告)号：TWI291722B

公开(公告)日：2007-12-21

申请号：TW091132064

申请日：2002-10-29

Applicant: 日立製作所股份有限公司 HITACHI, LTD. ,  日立北海半導體股份有限公司 HITACHI HOKKAI SEMICONDUCTOR, LTD.

Inventor： 高橋 理 TAKAHASHI, OSAMU ,  小笠原 邦男

IPC: H01L

CPC classification number: C02F9/00 ,  C02F1/001 ,  C02F1/32 ,  C02F1/42 ,  C02F1/441 ,  C02F1/444 ,  C02F2103/04 ,  H01L21/02057 ,  H01L21/02063 ,  H01L21/28238 ,  H01L21/28273 ,  H01L21/823462 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11546

Abstract: 本發明係於用於半導體積體電路裝置之製造步驟中之製造超純水步驟中，防止超純水中離子化胺流出。其係於殼體KOT內配置由聚膜或聚醯亞胺膜等所形成之數個毛細管狀之中空線膜TYM，藉由熱熔敷接著此等數個中空線膜TYM之兩端部，再藉由該熱熔敷將中空線膜TYM亦接著於殼體之UF模組配置於UF裝置中，並將此種UF裝置配置於超純水製造系統中。

Abstract in simplified Chinese: 本发明系于用于半导体集成电路设备之制造步骤中之制造超纯水步骤中，防止超纯水中离子化胺流出。其系于壳体KOT内配置由聚膜或聚酰亚胺膜等所形成之数个毛细管状之中空线膜TYM，借由热熔敷接着此等数个中空线膜TYM之两端部，再借由该热熔敷将中空线膜TYM亦接着于壳体之UF模块配置于UF设备中，并将此种UF设备配置于超纯水制造系统中。

公开(公告)号：TW200727364A

公开(公告)日：2007-07-16

申请号：TW095100262

申请日：2006-01-04

Applicant: 茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.

Inventor： 陳中怡 CHEN, CHUNG YI ,  朱志勳 CHU, CHIH HSUN ,  周志文 CHOU, JIH WEN

IPC: H01L

CPC classification number: H01L21/7621 ,  H01L21/28211 ,  H01L21/2822 ,  H01L21/28238 ,  H01L21/76213

Abstract: 一種閘氧化層製備方法首先形成至少二溝渠於一基板之中,該二溝渠之間形成一主動區域。之後,形成介電區塊於該溝渠之中,該介電區塊之上表面不對齊該基板之上表面。接著,進行一摻雜製程,將一含氮摻質植入該主動區域之基板中,該主動區域中心處之基板內的含氮摻質濃度高於該主動區域邊緣處。然後,進行一熱氧化製程以形成一閘氧化層於該主動區域之基板的上表面。藉由該含氮摻質抑制熱氧化反應速率,即可避免該主動區域邊緣處之閘氧化層厚度小於該主動區域中心處之閘氧化層厚度的情形發生。

Abstract in simplified Chinese: 一种闸氧化层制备方法首先形成至少二沟渠于一基板之中,该二沟渠之间形成一主动区域。之后,形成介电区块于该沟渠之中,该介电区块之上表面不对齐该基板之上表面。接着,进行一掺杂制程,将一含氮掺质植入该主动区域之基板中,该主动区域中心处之基板内的含氮掺质浓度高于该主动区域边缘处。然后,进行一热氧化制程以形成一闸氧化层于该主动区域之基板的上表面。借由该含氮掺质抑制热氧化反应速率,即可避免该主动区域边缘处之闸氧化层厚度小于该主动区域中心处之闸氧化层厚度的情形发生。

公开(公告)号：TWI256081B

公开(公告)日：2006-06-01

申请号：TW093138723

申请日：2004-12-14

Applicant: 富士通股份有限公司 FUJITSU LIMITED

Inventor： 田村泰之 YASUYUKI TAMURA ,  佐佐木隆興 TAKAOKI SASAKI

IPC: H01L

CPC classification number: H01L29/517 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/2822 ,  H01L21/28238 ,  H01L29/512 ,  H01L29/513 ,  H01L29/6659

Abstract: 〔課題〕 提供可解除硼突穿問題與NBTI問題的半導體裝置及其製造方法。〔解決手段〕 相關在矽基板1上形成閘絕緣膜12與閘極8，而閘絕緣膜12係至少含有鉿、氧、氟及氮。氟濃度係在與矽基板1的界面附近較高且越靠近閘極8將逐漸減少，而氮濃度則在與閘極8的界面附近較高且越靠近矽基板1將逐漸減少。其中，在與矽基板1的界面附近之氟濃度，最好為1×1019cm-3以上。另外，在與閘極8的界面附近之氮濃度，最好為1×1020cm-3以上。

Abstract in simplified Chinese: 〔课题〕 提供可解除硼突穿问题与NBTI问题的半导体设备及其制造方法。〔解决手段〕 相关在硅基板1上形成闸绝缘膜12与闸极8，而闸绝缘膜12系至少含有铪、氧、氟及氮。氟浓度系在与硅基板1的界面附近较高且越靠近闸极8将逐渐减少，而氮浓度则在与闸极8的界面附近较高且越靠近硅基板1将逐渐减少。其中，在与硅基板1的界面附近之氟浓度，最好为1×1019cm-3以上。另外，在与闸极8的界面附近之氮浓度，最好为1×1020cm-3以上。

公开(公告)号：TW200304200A

公开(公告)日：2003-09-16

申请号：TW092105181

申请日：2003-03-11

Applicant: 維瑞安半導體設備公司 VARIAN SEMICONDUCTOR EQUIPMENT ASSOCIATES, INC.

Inventor： 丹尼爾F 道寧 DOWNEY, DANIEL F.

IPC: H01L

CPC classification number: H01J37/32412 ,  C23C8/80 ,  C23C10/02 ,  C23C10/60 ,  C23C12/02 ,  C23C14/48 ,  C23C14/5806 ,  C23C16/56 ,  H01L21/28202 ,  H01L21/28229 ,  H01L21/28238 ,  H01L21/3144 ,  H01L21/31604 ,  H01L21/31612 ,  H01L29/517 ,  H01L29/518

Abstract: 提供一種在基板上形成薄膜層的方法。該方法包括以下步驟：將基板上的薄表面層摻雜以低能量的摻雜物質離予，以及充分地加熱薄表面層，以於摻雜物質和表面層之間產生反應。加熱步驟係與至少部分的摻雜步驟同時進行。摻雜步驟可以利用薄表面層的電漿摻雜。在一具體態樣中，摻雜步驟包括將氧化矽層電漿摻雜以氮離子。加熱步驟可以利用熱傳導，或者以輻射方式加熱，例如以光學能量加熱。此方法可以用於形成厚度為50埃或更小的介電層。

Abstract in simplified Chinese: 提供一种在基板上形成薄膜层的方法。该方法包括以下步骤：将基板上的薄表面层掺杂以低能量的掺杂物质离予，以及充分地加热薄表面层，以于掺杂物质和表面层之间产生反应。加热步骤系与至少部分的掺杂步骤同时进行。掺杂步骤可以利用薄表面层的等离子掺杂。在一具体态样中，掺杂步骤包括将氧化硅层等离子掺杂以氮离子。加热步骤可以利用热传导，或者以辐射方式加热，例如以光学能量加热。此方法可以用于形成厚度为50埃或更小的介电层。

公开(公告)号：TW508669B

公开(公告)日：2002-11-01

申请号：TW089125321

申请日：2001-03-13

Applicant: 印芬龍科技北美股份有限公司 ,  國際商業機器股份有限公司

Inventor： 裘那坦E 伐特密 ,  蘇亞納拉樣海格德 ,  布萊恩S 李 ,  巫立克古倫寧 ,  喇加拉歐賈咪 ,  赫慕特H 提窩斯

IPC: H01L

CPC classification number: H01L21/28211 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/2822 ,  H01L21/28238 ,  H01L27/10864 ,  H01L27/10876 ,  H01L29/045 ,  H01L29/4236 ,  H01L29/66666 ,  H01L29/7813 ,  H01L29/7827 ,  Y10S438/931

Abstract: 本發明係關於一種製造垂直電晶體之閘極氧化物的方法。在第一步驟中在基板中形成溝渠，該溝渠自基板之上表面延伸，且具有溝渠底部和溝渠側壁。該溝渠側壁包含 晶面和 晶面。其次，在該溝渠側壁上形成一具有均勻厚度之犧牲層。在形成犧牲層之後，將氮離子佈植穿透該犧牲層，使使氮離子植入該溝渠側壁之 晶面，但不會植入該溝渠側壁之 晶面。然後移除該犧牲層，及氧化該溝渠側壁，以形成該閘極氧化物。

Abstract in simplified Chinese: 本发明系关于一种制造垂直晶体管之闸极氧化物的方法。在第一步骤中在基板中形成沟渠，该沟渠自基板之上表面延伸，且具有沟渠底部和沟渠侧壁。该沟渠侧壁包含<100>晶面和<110>晶面。其次，在该沟渠侧壁上形成一具有均匀厚度之牺牲层。在形成牺牲层之后，将氮离子布植穿透该牺牲层，使使氮离子植入该沟渠侧壁之<110>晶面，但不会植入该沟渠侧壁之<100>晶面。然后移除该牺牲层，及氧化该沟渠侧壁，以形成该闸极氧化物。

公开(公告)号：TW495859B

公开(公告)日：2002-07-21

申请号：TW090117931

申请日：2001-07-23

Applicant: 台灣茂矽電子股份有限公司

Inventor： 張潔如 ,  林才森 ,  周崇勳 ,  鍾逸夫

IPC: H01L

CPC classification number: H01L21/28238 ,  C23C8/02 ,  C23C8/10 ,  C23C8/80 ,  H01L21/28211 ,  H01L21/3144 ,  H01L21/7621 ,  H01L29/518

Abstract: 本發明揭示一種防止閘極氧化層薄化之方法，適用於下凹(recess)式局部氧化矽(local oxidation silicon, LOCOS)製程之半導體元件，首先提供具有凹槽及主動區(active area, AA)的基底，接著在凹槽內形成場氧化層(field oxide, FOX)，接著在基底與場氧化層上形成一氧化薄層，厚度在100到200埃的範圍，之後通入氧氣與氮氣且氧氣對氮氣之流量比在0.5%到2%的範圍以防止氮分子與基底反應形成氮化矽而導致形成閘極氧化層時發生薄化(thinning)而影響半導體元件之電性。

Abstract in simplified Chinese: 本发明揭示一种防止闸极氧化层薄化之方法，适用于下凹(recess)式局部氧化硅(local oxidation silicon, LOCOS)制程之半导体组件，首先提供具有凹槽及主动区(active area, AA)的基底，接着在凹槽内形成场氧化层(field oxide, FOX)，接着在基底与场氧化层上形成一氧化薄层，厚度在100到200埃的范围，之后通入氧气与氮气且氧气对氮气之流量比在0.5%到2%的范围以防止氮分子与基底反应形成氮化硅而导致形成闸极氧化层时发生薄化(thinning)而影响半导体组件之电性。

公开(公告)号：TWI590387B

公开(公告)日：2017-07-01

申请号：TW103144307

申请日：2014-12-18

Applicant: 超捷公司 ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： 陳 博邁 ,  CHEN, BOMY ,  蘇 堅昇 ,  SU, CHIEN-SHENG ,  杜 恩漢 ,  DO, NHAN

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/42328 ,  G11C16/0408 ,  G11C16/10 ,  H01L21/28238 ,  H01L27/11517 ,  H01L27/11521 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/7889