公开(公告)号：US20080155196A1

公开(公告)日：2008-06-26

申请号：US11644358

申请日：2006-12-22

申请人： Bryan Black ,  Murali M. Annavaram ,  Donald W. McCauley ,  John P. Devale

发明人： Bryan Black ,  Murali M. Annavaram ,  Donald W. McCauley ,  John P. Devale

IPC分类号： G06F12/12

CPC分类号： G06F12/0862 ,  G06F9/30043 ,  G06F9/3455 ,  G06F9/3802 ,  G06F9/383 ,  G06F12/0215 ,  G06F2212/6028 ,  Y02D10/13

摘要： Embodiments of the invention are generally directed to systems, methods, and apparatuses for prefetching from a dynamic random access memory (DRAM) to a static random access memory (SRAM). In some embodiments, prefetch logic receives a prefetch hint associated with a load instruction. The prefetch logic may transfer two or more cache lines from an open page in the DRAM to the SRAM based, at least in part, on the prefetch hint.

摘要翻译： 本发明的实施例一般涉及用于从动态随机存取存储器（DRAM）预取到静态随机存取存储器（SRAM）的系统，方法和装置。 在一些实施例中，预取逻辑接收与加载指令相关联的预取提示。 预取逻辑可以至少部分地基于预取提示来将两个或更多个高速缓存行从DRAM中的打开页面传送到SRAM。

公开(公告)号：US08032711B2

公开(公告)日：2011-10-04

申请号：US11644358

申请日：2006-12-22

申请人： Bryan Black ,  Murali M. Annavaram ,  Donald W. McCauley ,  John P. Devale

发明人： Bryan Black ,  Murali M. Annavaram ,  Donald W. McCauley ,  John P. Devale

IPC分类号： G06F12/06 ,  G06F13/16

CPC分类号： G06F12/0862 ,  G06F9/30043 ,  G06F9/3455 ,  G06F9/3802 ,  G06F9/383 ,  G06F12/0215 ,  G06F2212/6028 ,  Y02D10/13

摘要： Embodiments of the invention are generally directed to systems, methods, and apparatuses for prefetching from a dynamic random access memory (DRAM) to a static random access memory (SRAM). In some embodiments, prefetch logic receives a prefetch hint associated with a load instruction. The prefetch logic may transfer two or more cache lines from an open page in the DRAM to the SRAM based, at least in part, on the prefetch hint.

摘要翻译： 本发明的实施例一般涉及用于从动态随机存取存储器（DRAM）预取到静态随机存取存储器（SRAM）的系统，方法和装置。 在某些实施例中，预取逻辑接收与加载指令相关联的预取提示。 预取逻辑可以至少部分地基于预取提示来将两个或更多个高速缓存行从DRAM中的打开页面传送到SRAM。

公开(公告)号：US07437581B2

公开(公告)日：2008-10-14

申请号：US10952627

申请日：2004-09-28

申请人： Edward Grochowski ,  John Shen ,  Hong Wang ,  Doron Orenstein ,  Gad S Sheaffer ,  Ronny Ronen ,  Murali M. Annavaram

发明人： Edward Grochowski ,  John Shen ,  Hong Wang ,  Doron Orenstein ,  Gad S Sheaffer ,  Ronny Ronen ,  Murali M. Annavaram

IPC分类号： G06F1/32 ,  G06F9/46

CPC分类号： G06F9/3851 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/329 ,  G06F9/3885 ,  G06F9/3891 ,  G06F9/3897 ,  Y02D10/16 ,  Y02D10/24 ,  Y02D50/20

摘要： A method and apparatus for changing the configuration of a multi-core processor is disclosed. In one embodiment, a throttle module (or throttle logic) may determine the amount of parallelism present in the currently-executing program, and change the execution of the threads of that program on the various cores. If the amount of parallelism is high, then the processor may be configured to run a larger amount of threads on cores configured to consume less power. If the amount of parallelism is low, then the processor may be configured to run a smaller amount of threads on cores configured for greater scalar performance.

摘要翻译： 公开了一种用于改变多核处理器的配置的方法和装置。 在一个实施例中，节气门模块（或节气门逻辑）可以确定当前执行的程序中存在的并行度量，并且改变该程序在各种核心上的线程的执行。 如果并行量高，则处理器可以被配置为在被配置为消耗较少功率的核上运行更大量的线程。 如果并行量较低，则处理器可能被配置为在配置为更高标量性能的核心上运行较少量的线程。