公开(公告)号：US09158500B2

公开(公告)日：2015-10-13

申请号：US13537297

申请日：2012-06-29

申请人： Ki Jun Lee ,  Jun Jin Kong ,  Yong June Kim ,  Jae Hong Kim ,  Hong Rak Son ,  Jung Soo Chung ,  Seong Hyeong Choi

发明人： Ki Jun Lee ,  Jun Jin Kong ,  Yong June Kim ,  Jae Hong Kim ,  Hong Rak Son ,  Jung Soo Chung ,  Seong Hyeong Choi

IPC分类号： G06F7/58

CPC分类号： G06F7/584 ,  G06F2207/583

摘要： A data processing device which includes a conversion circuit and a pseudo random number generator including a series connection of plural shift registers. The conversion circuit receives a pseudo random number sequence from an output of one of the plural shift registers excluding a last shift register of the series connection, and converts first data to second data using the received pseudo random number sequence.

摘要翻译： 一种数据处理装置，包括转换电路和包括多个移位寄存器的串联连接的伪随机数发生器。 转换电路从除串行连接的最后一个移位寄存器之外的多个移位寄存器中的一个的输出接收伪随机数序列，并且使用接收到的伪随机数序列将第一数据转换为第二数据。

公开(公告)号：US08799593B2

公开(公告)日：2014-08-05

申请号：US13237350

申请日：2011-09-20

申请人： Jung Soo Chung ,  Yong June Kim ,  Hong Rak Son ,  Jun Jin Kong

发明人： Jung Soo Chung ,  Yong June Kim ,  Hong Rak Son ,  Jun Jin Kong

IPC分类号： G06F13/28 ,  G06F12/02

CPC分类号： G06F12/0246

摘要： Disclosed is a flash memory device which includes a memory cell array configured to store data, a randomizer configured to generate a random sequence, to interleave the random sequence using at least one of memory parameters associated with data to be programmed in the memory cell array, and a control logic circuit configured to provide the memory parameters to the randomizer and to control the randomizer.

摘要翻译： 公开了一种闪速存储器件，其包括被配置为存储数据的存储器单元阵列，被配置为生成随机序列的随机器，以使用与要在存储器单元阵列中编程的数据相关联的存储器参数中的至少一个来交织随机序列， 以及控制逻辑电路，被配置为将所述存储器参数提供给所述随机发生器并且控制所述随机发生器。

公开(公告)号：US20120166708A1

公开(公告)日：2012-06-28

申请号：US13237350

申请日：2011-09-20

申请人： Jung Soo Chung ,  Yong June Kim ,  Hong Rak Son ,  Jun Jin Kong

发明人： Jung Soo Chung ,  Yong June Kim ,  Hong Rak Son ,  Jun Jin Kong

IPC分类号： G06F12/02

CPC分类号： G06F12/0246

摘要： Disclosed is a flash memory device which includes a memory cell array configured to store data, a randomizer configured to generate a random sequence, to interleave the random sequence using at least one of memory parameters associated with data to be programmed in the memory cell array, and a control logic circuit configured to provide the memory parameters to the randomizer and to control the randomizer.

摘要翻译： 公开了一种闪速存储器件，其包括被配置为存储数据的存储器单元阵列，被配置为生成随机序列的随机器，以使用与要在存储器单元阵列中编程的数据相关联的存储器参数中的至少一个来交织随机序列， 以及控制逻辑电路，被配置为将所述存储器参数提供给所述随机发生器并且控制所述随机发生器。

公开(公告)号：US08711618B2

公开(公告)日：2014-04-29

申请号：US13190913

申请日：2011-07-26

申请人： Seong Hyeog Choi ,  Hong Rak Son ,  Jun Jin Kong ,  Yong June Kim

发明人： Seong Hyeog Choi ,  Hong Rak Son ,  Jun Jin Kong ,  Yong June Kim

IPC分类号： G11C7/10

CPC分类号： G11C16/0483 ,  G11C11/5628 ,  G11C16/10

摘要： A method of programming multi-level cells included in a spare region, the method including programming first page data and at least one first dummy data in a first multi-level cell; and programming second page data and at least one second dummy data in a second multi-level cell.

摘要翻译： 一种对包含在备用区域中的多级单元进行编程的方法，所述方法包括在第一多级单元中编程第一页数据和至少一个第一虚拟数据; 以及在第二多级单元中编程第二页数据和至少一个第二伪数据。

公开(公告)号：US20100251077A1

公开(公告)日：2010-09-30

申请号：US12729285

申请日：2010-03-23

申请人： Yong June Kim ,  Jae Hong Kim ,  Jun Jin Kong ,  Hong Rak Son

发明人： Yong June Kim ,  Jae Hong Kim ,  Jun Jin Kong ,  Hong Rak Son

IPC分类号： G06F12/02 ,  H03M13/05 ,  G06F11/10

CPC分类号： G06F11/1048

摘要： A storage device includes a controller unit and a memory cell array. The controller unit is for outputting data through a first data path or a second data path according to a property of externally supplied input data. The memory cell array includes a first memory and a second memory, and receives and stores the data from the controller unit output through the first and second data paths. The first memory has a different memory cell structure than the second memory.

摘要翻译： 存储装置包括控制器单元和存储单元阵列。 控制器单元用于根据外部提供的输入数据的属性通过第一数据路径或第二数据路径输出数据。 存储单元阵列包括第一存储器和第二存储器，并且通过第一和第二数据路径接收并存储来自控制器单元输出的数据。 第一存储器具有与第二存储器不同的存储单元结构。

公开(公告)号：US08345487B2

公开(公告)日：2013-01-01

申请号：US12774814

申请日：2010-05-06

申请人： Yong June Kim ,  Jae Hong Kim ,  Jun Jin Kong ,  Hong Rak Son ,  Seung-Hwan Song

发明人： Yong June Kim ,  Jae Hong Kim ,  Jun Jin Kong ,  Hong Rak Son ,  Seung-Hwan Song

IPC分类号： G11C11/413

CPC分类号： G11C11/5642 ,  G11C29/00 ,  G11C2211/5634

摘要： A method setting a read voltage to minimize data read errors in a semiconductor memory device including multi-bit memory cells. In the method, a read voltage associated with a minimal number of read data error is set based on a statistic value of a voltage distribution corresponding to each one of a plurality of voltage states.

摘要翻译： 一种设置读取电压以最小化包括多位存储器单元的半导体存储器件中的数据读取错误的方法。 在该方法中，基于与多个电压状态中的每一个相对应的电压分布的统计值来设置与最小数量的读取数据错误相关联的读取电压。

公开(公告)号：US20100020620A1

公开(公告)日：2010-01-28

申请号：US12453964

申请日：2009-05-28

申请人： Yong June Kim ,  Kyoung Lae Cho ,  Jae Hong Kim ,  Jun Jin Kong ,  Hong Rak Son

发明人： Yong June Kim ,  Kyoung Lae Cho ,  Jae Hong Kim ,  Jun Jin Kong ,  Hong Rak Son

IPC分类号： G11C16/04 ,  G06F12/00

CPC分类号： G11C11/5628 ,  G11C7/1006

摘要： Example embodiments may provide a memory device and memory data programming method. The memory device according to example embodiments may encode a first data page to generate at least one first codeword and encode a second data page to generate a second codeword. The memory device may generate the first codeword with at least one of a maximum value of a number of successive ones and a second maximum value of a number of successive zeros. The memory device may program the at least one first codeword and the at least one second codeword to a plurality of multi-bit cells.

摘要翻译： 示例性实施例可以提供存储器设备和存储器数据编程方法。 根据示例性实施例的存储器件可编码第一数据页以产生至少一个第一码字，并对第二数据页进行编码以产生第二码字。 存储器装置可以利用连续零个数的最大值和连续零数的第二最大值中的至少一个来生成第一码字。 存储器件可以将至少一个第一代码字和至少一个第二代码字编程到多个多位单元。

公开(公告)号：US20120020156A1

公开(公告)日：2012-01-26

申请号：US13190913

申请日：2011-07-26

申请人： Seong Hyeog Choi ,  Hong Rak Son ,  Jun Jin Kong ,  Yong June Kim

发明人： Seong Hyeog Choi ,  Hong Rak Son ,  Jun Jin Kong ,  Yong June Kim

IPC分类号： G11C16/10

CPC分类号： G11C16/0483 ,  G11C11/5628 ,  G11C16/10

摘要： A method of programming multi-level cells included in a spare region, the method including programming first page data and at least one first dummy data in a first multi-level cell; and programming second page data and at least one second dummy data in a second multi-level cell.

摘要翻译： 一种对包含在备用区域中的多级单元进行编程的方法，所述方法包括在第一多级单元中编程第一页数据和至少一个第一虚拟数据; 以及在第二多级单元中编程第二页数据和至少一个第二伪数据。

公开(公告)号：US08004891B2

公开(公告)日：2011-08-23

申请号：US12453964

申请日：2009-05-28

申请人： Yong June Kim ,  Kyoung Lae Cho ,  Jae Hong Kim ,  Jun Jin Kong ,  Hong Rak Son

发明人： Yong June Kim ,  Kyoung Lae Cho ,  Jae Hong Kim ,  Jun Jin Kong ,  Hong Rak Son

IPC分类号： G11C16/04

CPC分类号： G11C11/5628 ,  G11C7/1006

摘要： Example embodiments may provide a memory device and memory data programming method. The memory device according to example embodiments may encode a first data page to generate at least one first codeword and encode a second data page to generate a second codeword. The memory device may generate the first codeword with at least one of a maximum value of a number of successive ones and a second maximum value of a number of successive zeros. The memory device may program the at least one first codeword and the at least one second codeword to a plurality of multi-bit cells.

摘要翻译： 示例性实施例可以提供存储器设备和存储器数据编程方法。 根据示例性实施例的存储器件可编码第一数据页以产生至少一个第一码字，并对第二数据页进行编码以产生第二码字。 存储器装置可以利用连续零个数的最大值和连续零数的第二最大值中的至少一个来生成第一码字。 存储器件可以将至少一个第一代码字和至少一个第二代码字编程到多个多位单元。

公开(公告)号：US09495518B2

公开(公告)日：2016-11-15

申请号：US13407333

申请日：2012-02-28

申请人： Yong June Kim ,  Hong Rak Son ,  Jae Hong Kim ,  Sang Yong Yoon ,  Ki Jun Lee ,  Jung Soo Chung ,  Seong Hyeog Choi

发明人： Yong June Kim ,  Hong Rak Son ,  Jae Hong Kim ,  Sang Yong Yoon ,  Ki Jun Lee ,  Jung Soo Chung ,  Seong Hyeog Choi

IPC分类号： G06F12/00 ,  G06F21/00 ,  G06F12/14 ,  G11C11/00 ,  G11C11/56 ,  G11C16/26 ,  G11C16/34 ,  G06F11/10

CPC分类号： G06F21/00 ,  G06F11/1012 ,  G06F11/108 ,  G06F12/00 ,  G06F12/14 ,  G11C11/00 ,  G11C11/5642 ,  G11C16/26 ,  G11C16/3418

摘要： An apparatus and a method for reading from a non-volatile memory whereby soft decision data is used to determine the reliability of hard decision data. The hard decision data read from the non-volatile memory is de-randomized and the soft decision data read from the non-volatile memory is not de-randomized. Using the soft decision data, the hard decision data is decoded.

摘要翻译： 一种用于从非易失性存储器读取的装置和方法，由此使用软判决数据来确定硬判决数据的可靠性。 从非易失性存储器读取的硬判决数据被去随机化，并且从非易失性存储器读取的软判决数据不被去随机化。 使用软判决数据，硬判决数据被解码。