公开(公告)号：US07730281B2

公开(公告)日：2010-06-01

申请号：US11974995

申请日：2007-10-17

申请人： Alan B. Kyker ,  Per Hammarlund ,  Chan Lee ,  Robert F. Krick ,  Hitesh Ahuja ,  William Alexander ,  Joseph Rohlman

发明人： Alan B. Kyker ,  Per Hammarlund ,  Chan Lee ,  Robert F. Krick ,  Hitesh Ahuja ,  William Alexander ,  Joseph Rohlman

IPC分类号： G06F9/318 ,  G06F9/28

CPC分类号： G06F9/30178 ,  G06F9/30156 ,  G06F9/3016 ,  G06F9/30167

摘要： An article comprising an instruction stored on a storage medium. The instruction includes opcode field storing an opcode signal and an operand field storing an operand signal. The operand is compressed prior to being stored in the operand field.

摘要翻译： 一种包含存储在存储介质上的指令的物品。 该指令包括存储操作码信号的操作码字段和存储操作数信号的操作数字段。 操作数在存储在操作数字段之前被压缩。

公开(公告)号：US07640384B2

公开(公告)日：2009-12-29

申请号：US11903249

申请日：2007-09-20

申请人： Per Hammarlund ,  James B. Crossland ,  Anil Aggarwal ,  Shivnandan D. Kaushik

发明人： Per Hammarlund ,  James B. Crossland ,  Anil Aggarwal ,  Shivnandan D. Kaushik

IPC分类号： G06F12/00 ,  G06F9/46 ,  G06F13/00

CPC分类号： G06F9/526 ,  G06F1/3203 ,  G06F9/3004 ,  G06F9/30083 ,  G06F9/30087 ,  G06F9/3851

摘要： A method, apparatus, and system are provided for monitoring locks using monitor-memory wait. In one embodiment, a memory to store instructions to perform functions of a monitoring mechanism is provided. The monitoring mechanism having a first logic to cause a processor to exit a sleep state in response to an event, wherein exiting the sleep state comprises resuming control of processing resources that were relinquished by the processor during the sleep state. The monitoring mechanism having a second logic to disable monitoring of a node associated with a contended lock after the processor exits the sleep state.

摘要翻译： 提供了一种使用监视器 - 内存等待监视锁定的方法，装置和系统。 在一个实施例中，提供了存储用于执行监视机制的功能的指令的存储器。 监视机制具有使处理器响应于事件退出休眠状态的第一逻辑，其中退出休眠状态包括恢复处理在休眠状态期间被处理器放弃的处理资源的控制。 所述监视机制具有第二逻辑，以在所述处理器退出所述睡眠状态之后禁用与竞争锁相关联的节点的监视。

公开(公告)号：US07529914B2

公开(公告)日：2009-05-05

申请号：US10883519

申请日：2004-06-30

申请人： Bratin Saha ,  Matthew C. Merten ,  Per Hammarlund

发明人： Bratin Saha ,  Matthew C. Merten ,  Per Hammarlund

IPC分类号： G06F7/38 ,  G06F9/00 ,  G06F9/44 ,  G06F15/00

CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3842

摘要： A method and apparatus for executing lock instructions speculatively in an out-of-order processor are disclosed. In one embodiment, a prediction is made whether a given lock instruction will actually be contended. If not, then the lock instruction may be treated as having a normal load micro-operation which may be speculatively executed. Monitor logic may look for indications that the lock instruction is actually contended. If no such indications are found, the speculative load micro-operation and other micro-operations corresponding to the lock instruction may retire. However, if such indications are in fact found, the lock instruction may be restarted, and the prediction mechanism may be updated.

摘要翻译： 公开了一种用于在乱序处理器中推测地执行锁定指令的方法和装置。 在一个实施例中，预先确定给定的锁定指令是否将被实际竞争。 如果不是，则锁定指令可以被视为具有可以推测地执行的正常负载微操作。 监视器逻辑可能会查找锁定指令实际上有争议的迹象。 如果没有发现这样的指示，则与锁定指令相对应的投机负载微操作和其他微操作可能会退出。 然而，如果事实上发现这样的指示，则可以重新启动锁定指令，并且可以更新预测机制。

公开(公告)号：US07475225B2

公开(公告)日：2009-01-06

申请号：US11322768

申请日：2005-12-30

申请人： Stephan J. Jourdan ,  Avinash Sodani ,  Alexandre J. Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark C. Davis

发明人： Stephan J. Jourdan ,  Avinash Sodani ,  Alexandre J. Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark C. Davis

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/3828 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3844 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3885 ,  G06F9/3891

摘要： Microarchitecture policies and structures partition execution resource clusters. In disclosed microarchitecture embodiments, micro-operations representing a sequential instruction ordering are partitioned into a two sets. To one set of micro-operations execution resources are allocated from a cluster of execution resources that can perform memory access operations but not branching operations. To the other set of micro-operations execution resources are allocated from a cluster of execution resources that can perform branching operations but not memory access operations. The first and second sets of micro-operations may be executed out of sequential order but are retired to represent their sequential instruction ordering.

摘要翻译： 微架构策略和结构分区执行资源集群。 在公开的微架构实施例中，表示顺序指令排序的微操作被划分成两组。 对于一组微操作执行资源从可执行存储器访问操作而不是分支操作的执行资源集群分配。 对另一组微操作执行资源从可执行分支操作而不是存储器访问操作的执行资源集群分配。 第一组和第二组微操作可以按顺序执行，但是退休以表示其顺序指令排序。

公开(公告)号：US20080059753A1

公开(公告)日：2008-03-06

申请号：US11512819

申请日：2006-08-30

申请人： Sebastien Hily ,  Zhongying Zhang ,  Ranjani Iyer ,  Stephan Jourdan ,  Per Hammarlund

发明人： Sebastien Hily ,  Zhongying Zhang ,  Ranjani Iyer ,  Stephan Jourdan ,  Per Hammarlund

IPC分类号： G06F12/00

CPC分类号： G06F12/10 ,  G06F9/30043 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/3857

摘要： Methods and apparatus to redispatch an operation for execution in a processor are described. In one embodiment, a virtual address corresponding to a store instruction may be reselected for translation into a physical address in response to remaining unselected during a previous selection process. Other embodiments are also described.

摘要翻译： 描述用于重新分配在处理器中执行的操作的方法和装置。 在一个实施例中，对应于存储指令的虚拟地址可以被重新选择用于响应于在先前的选择过程期间未被选择而被翻译成物理地址。 还描述了其它实施例。

公开(公告)号：US20070214321A1

公开(公告)日：2007-09-13

申请号：US11374222

申请日：2006-03-13

申请人： Christopher Shannon ,  Ronak Singhal ,  Per Hammarlund ,  Hermann Gartler ,  Glenn Hinton

发明人： Christopher Shannon ,  Ronak Singhal ,  Per Hammarlund ,  Hermann Gartler ,  Glenn Hinton

IPC分类号： G06F12/00

CPC分类号： G06F12/123

摘要： In one embodiment, the present invention includes a method for receiving a cache access request for data present in a lower-level cache line of a lower-level cache, and sending recency information regarding the lower-level cache line to a higher-level cache. The higher-level cache may be inclusive with the lower-level cache and may update age data associated with the cache line, thus reducing the likelihood of eviction of the cache line. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于接收对存在于较低级高速缓存的较低级高速缓存行中的数据的高速缓存访​​问请求的方法，以及将关于下级高速缓存线的新近度信息发送到更高级别高速缓存 。 较高级别的缓存可以与下级缓存一起包含，并且可以更新与高速缓存行相关联的年龄数据，从而减少高速缓存线的驱逐的可能性。 描述和要求保护其他实施例。

公开(公告)号：US20060161738A1

公开(公告)日：2006-07-20

申请号：US11027392

申请日：2004-12-29

申请人： Bratin Saha ,  Matthew Merten ,  Sebastien Hily ,  David Koufaty ,  Per Hammarlund

发明人： Bratin Saha ,  Matthew Merten ,  Sebastien Hily ,  David Koufaty ,  Per Hammarlund

IPC分类号： G06F12/14

CPC分类号： G06F9/3851 ,  G06F9/526

摘要： In one embodiment, the present invention includes a predictor to predict contention of an operation to be executed in a program. The operation may be processed based on a result of the prediction, which may be based on multiple independent predictions. In one embodiment, the operation may be optimized if no contention is predicted. Other embodiments are described and claimed.

公开(公告)号：US20060004998A1

公开(公告)日：2006-01-05

申请号：US10883519

申请日：2004-06-30

申请人： Bratin Saha ,  Matthew Merten ,  Per Hammarlund

发明人： Bratin Saha ,  Matthew Merten ,  Per Hammarlund

IPC分类号： G06F9/30

CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3842

摘要： A method and apparatus for executing lock instructions speculatively in an out-of-order processor are disclosed. In one embodiment, a prediction is made whether a given lock instruction will actually be contended. If not, then the lock instruction may be treated as having a normal load micro-operation which may be speculatively executed. Monitor logic may look for indications that the lock instruction is actually contended. If no such indications are found, the speculative load micro-operation and other micro-operations corresponding to the lock instruction may retire. However, if such indications are in fact found, the lock instruction may be restarted, and the prediction mechanism may be updated.

公开(公告)号：US20140052963A1

公开(公告)日：2014-02-20

申请号：US14063789

申请日：2013-10-25

申请人： Avinash Sodani ,  Stephan Jourdan ,  Alexandre Farcy ,  Per Hammarlund

发明人： Avinash Sodani ,  Stephan Jourdan ,  Alexandre Farcy ,  Per Hammarlund

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3017 ,  G06F9/45504

摘要： A technique to perform three-source instructions. At least one embodiment of the invention relates to converting a three-source instruction into at least two instructions identifying no more than two source values.

摘要翻译： 一种执行三源指令的技术。 本发明的至少一个实施例涉及将三源指令转换成标识不超过两个源值的至少两个指令。

公开(公告)号：US20120192000A1

公开(公告)日：2012-07-26

申请号：US13436835

申请日：2012-03-30

申请人： Arvind Kumar ,  Per Hammarlund ,  Glenn Hinton ,  Johan G. Van De Groenendaal

发明人： Arvind Kumar ,  Per Hammarlund ,  Glenn Hinton ,  Johan G. Van De Groenendaal

IPC分类号： G06F1/00

CPC分类号： G06F1/3287 ,  G06F1/3209 ,  Y02D10/171

摘要： A low cost, low power consumption scalable architecture is provided to allow a computer system to be managed remotely during all system power states. In a lowest power state, power is only applied to minimum logic necessary to examine a network packet. Power is applied for a short period of time to an execution subsystem and one of a plurality of cores selected to handle processing of received service requests. After processing the received service requests, the computer system returns to the lowest power state.

摘要翻译： 提供了低成本，低功耗的可扩展架构，以允许在所有系统电源状态期间远程管理计算机系统。 在最低功率状态下，功率仅适用于检查网络分组所需的最小逻辑。 将电力短时间施加到执行子系统，并且被选择用于处理所接收的服务请求的处理的多个核心中的一个。 在处理接收到的服务请求之后，计算机系统返回到最低功率状态。