公开(公告)号：US08412280B2

公开(公告)日：2013-04-02

申请号：US12806540

申请日：2010-08-16

申请人： Yosuke Miyashita ,  Wataru Saito ,  Hironari Hoshino ,  Soichi Tanaka ,  Takeshi Goto

发明人： Yosuke Miyashita ,  Wataru Saito ,  Hironari Hoshino ,  Soichi Tanaka ,  Takeshi Goto

IPC分类号： H04M1/02

CPC分类号： H04M1/0216 ,  G06F1/1616 ,  G06F1/1681

摘要： Electronic apparatus which may include a main body portion having a back surface and a keyboard located at a part of the main body portion other than the main body portion back surface, a display portion having a back surface and a display screen on a display surface opposite the display portion back surface, and a coupling portion that rotatably couples the main body portion and the display portion. In a closed state, the main body portion back surface and the display portion back surface may face each other and the electronic apparatus may be operable as a portable apparatus in which all of the display surface having the display screen except for a relatively small perimeter portion thereof may be usable as a display in at least a direction corresponding to the width thereof. In an open state, the electronic apparatus may be operable as a personal computer.

摘要翻译： 电子设备，其可以包括具有后表面的主体部分和位于主体部分的除了主体部分后表面之外的部分的键盘，显示部分具有背面和与显示面相对的显示屏幕上的显示屏幕 显示部分背面，以及可旋转地连接主体部分和显示部分的联接部分。 在关闭状态下，主体部分背面和显示部分背面可以彼此面对，并且电子设备可以可操作为便携式设备，其中除了相对较小的周边部分之外，具有显示屏的所有显示表面 可以至少在与其宽度相对应的方向上用作显示器。 在打开状态下，电子设备可以作为个人计算机操作。

公开(公告)号：US08373247B2

公开(公告)日：2013-02-12

申请号：US13029925

申请日：2011-02-17

申请人： Wataru Saito ,  Syotaro Uno ,  Munehisa Yabuzaki ,  Shunji Taniuchi ,  Miho Watanabe

发明人： Wataru Saito ,  Syotaro Uno ,  Munehisa Yabuzaki ,  Shunji Taniuchi ,  Miho Watanabe

IPC分类号： H01L29/06

CPC分类号： H01L27/07 ,  H01L29/72

摘要： According to one embodiment, a semiconductor device includes a first semiconductor region of a first conductivity type, a second semiconductor region of the first conductivity type, a first main electrode, a third semiconductor region of a second conductivity type, a second main electrode, and a plurality of embedded semiconductor regions of the second conductivity type. The second semiconductor region is formed on a first major surface of the first semiconductor region. The first main electrode is formed on a face side opposite to the first major surface of the first semiconductor region. The third semiconductor region is formed on a second major surface of the second semiconductor region on a side opposite to the first semiconductor region. The second main electrode is formed to bond to the third semiconductor region. The embedded semiconductor regions are provided in a termination region. A distance between the embedded semiconductor region and the second major surface along a direction from the second major surface toward the first major surface becomes longer toward outside from the device region.

摘要翻译： 根据一个实施例，半导体器件包括第一导电类型的第一半导体区域，第一导电类型的第二半导体区域，第一主电极，第二导电类型的第三半导体区域，第二主电极和 多个第二导电类型的嵌入式半导体区域。 第二半导体区域形成在第一半导体区域的第一主表面上。 第一主电极形成在与第一半导体区域的第一主表面相对的正面上。 第三半导体区域形成在第二半导体区域的与第一半导体区域相对的一侧的第二主表面上。 第二主电极形成为结合到第三半导体区域。 嵌入式半导体区域设置在终端区域中。 沿着从第二主表面朝向第一主表面的方向在嵌入式半导体区域和第二主表面之间的距离从器件区域向外部变长。

公开(公告)号：US08237196B2

公开(公告)日：2012-08-07

申请号：US12711908

申请日：2010-02-24

申请人： Wataru Saito

发明人： Wataru Saito

IPC分类号： H01L31/0328

CPC分类号： H01L29/2003 ,  H01L29/0692 ,  H01L29/205 ,  H01L29/404 ,  H01L29/41725 ,  H01L29/42316 ,  H01L29/7787 ,  H01L29/872

摘要： A semiconductor device includes: a first semiconductor layer of non-doped AlXGa1-XN (0≦X

摘要翻译： 半导体器件包括：非掺杂AlXGa1-XN（0＆amp; nlE; X <1）的第一半导体层; 在第一半导体层上的非掺杂或n型AlYGa1-YN（0

公开(公告)号：US08227854B2

公开(公告)日：2012-07-24

申请号：US11936412

申请日：2007-11-07

申请人： Syotaro Ono ,  Wataru Saito ,  Masakatsu Takashita ,  Yasuto Sumi ,  Masaru Izumisawa ,  Hiroshi Ohta

发明人： Syotaro Ono ,  Wataru Saito ,  Masakatsu Takashita ,  Yasuto Sumi ,  Masaru Izumisawa ,  Hiroshi Ohta

IPC分类号： H01L29/66

CPC分类号： H01L29/7811 ,  H01L29/0615 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095

摘要： A semiconductor device includes: a drift layer having a superjunction structure; a semiconductor base layer selectively formed in a part of one surface of the drift layer; a first RESURF layer formed around a region having the semiconductor base layer formed thereon; a second semiconductor RESURF layer of a conductivity type which is opposite to a conductivity type of the first semiconductor RESURF layer; a first main electrode connected to a first surface of the drift layer; and a second main electrode connected to a second surface of the drift layer. The first RESURF layer is connected to the semiconductor base layer. The second semiconductor RESURF layer is in contact with the first semiconductor RESURF layer.

摘要翻译： 一种半导体器件包括：具有超结构结构的漂移层; 选择性地形成在所述漂移层的一个表面的一部分中的半导体基层; 在其上形成有半导体基底层的区域周围形成的第一RESURF层; 与第一半导体RESURF层的导电类型相反的导电类型的第二半导体RESURF层; 连接到所述漂移层的第一表面的第一主电极; 以及连接到漂移层的第二表面的第二主电极。 第一RESURF层连接到半导体基层。 第二半导体RESURF层与第一半导体RESURF层接触。

公开(公告)号：US20120074461A1

公开(公告)日：2012-03-29

申请号：US13235302

申请日：2011-09-16

申请人： Syotaro ONO ,  Wataru Saito ,  Shunji Taniuchi ,  Miho Watanabe ,  Hiroaki Yamashita

发明人： Syotaro ONO ,  Wataru Saito ,  Shunji Taniuchi ,  Miho Watanabe ,  Hiroaki Yamashita

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/331 ,  H01L29/739

CPC分类号： H01L29/7813 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/42376 ,  H01L29/4238

摘要： According to an embodiment, a semiconductor device includes a second semiconductor layer provided on a first semiconductor layer and including first pillars and second pillars. A first control electrode is provided in a trench of the second semiconductor layer and a second control electrode is provided on the second semiconductor layer and connected to the first control electrode. A first semiconductor region is provided on a surface of the second semiconductor layer except for a portion under the second control electrode. A second semiconductor region is provided on a surface of the first semiconductor region, the second semiconductor region being apart from the portion under the second control electrode and a third semiconductor region is provided on the first semiconductor region. A first major electrode is connected electrically to the first semiconductor layer and a second major electrode is connected electrically to the second and the third semiconductor region.

摘要翻译： 根据实施例，半导体器件包括设置在第一半导体层上并包括第一柱和第二柱的第二半导体层。 第一控制电极设置在第二半导体层的沟槽中，第二控制电极设置在第二半导体层上并连接到第一控制电极。 除了第二控制电极下方的部分之外，在第二半导体层的表面上设置第一半导体区域。 第二半导体区域设置在第一半导体区域的表面上，第二半导体区域与第二控制电极下方的部分分开，第三半导体区域设置在第一半导体区域上。 第一主电极与第一半导体层电连接，第二主电极与第二和第三半导体区域电连接。

公开(公告)号：US08120517B2

公开(公告)日：2012-02-21

申请号：US12585380

申请日：2009-09-14

申请人： Wataru Saito

发明人： Wataru Saito

IPC分类号： H03M1/10

CPC分类号： H03M1/1042 ,  H03M1/667

摘要： A digital-analog conversion circuit includes a correction unit that adds a correction bit to a lower-order bit of externally input first digital input data and outputs second digital input data, and a conversion unit that receives the second digital input data and outputs an analog value, and the correction unit generates the second digital input data by manipulating data of a lower-order bit of the second digital input data around a point at which an error between the analog value and an expected value set for the first digital input data becomes larger than a preset value.

摘要翻译： 数模转换电路包括校正单元，其将校正位与外部输入的第一数字输入数据的低位比特相加，并输出第二数字输入数据;以及转换单元，接收第二数字输入数据并输出模拟 并且所述校正单元通过在所述第一数字输入数据的所述模拟值和所述预期值之间的误差变成为的位置处操作所述第二数字输入数据的低位位的数据来生成所述第二数字输入数据 大于预设值。

公开(公告)号：US20110260243A1

公开(公告)日：2011-10-27

申请号：US13052893

申请日：2011-03-21

申请人： Wataru Saito ,  Syotaro Ono ,  Munehisa Yabuzaki ,  Shunji Taniuchi ,  Miho Watanabe

发明人： Wataru Saito ,  Syotaro Ono ,  Munehisa Yabuzaki ,  Shunji Taniuchi ,  Miho Watanabe

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/408 ,  H01L29/512 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66734 ,  H01L29/7811

摘要： According to one embodiment, a power semiconductor device includes a first semiconductor layer of a first conductivity type, a second semiconductor layer of the first conductivity type and a third semiconductor layer of a second conductivity type, a fourth semiconductor layer, a fifth semiconductor layer, a first and second main electrode, a first and second insulating film and a control electrode. The second and third layers are provided periodically on the first layer. The fourth layer is provided on the third layer. The fifth layer is selectively provided on the fourth layer. The first film is provided on sidewalls of a trench that reaches from a surface of the fifth layer to the second layer. The second film is provided closer to a bottom side of the trench than the first film and has a higher permittivity than the first film. The control electrode is embedded in the trench.

摘要翻译： 根据一个实施例，功率半导体器件包括第一导电类型的第一半导体层，第一导电类型的第二半导体层和第二导电类型的第三半导体层，第四半导体层，第五半导体层， 第一和第二主电极，第一和第二绝缘膜和控制电极。 第二层和第三层周期性地设置在第一层上。 第四层设置在第三层上。 第五层选择性地设置在第四层上。 第一膜设置在从第五层的表面到第二层的沟槽的侧壁上。 第二膜比第一膜更靠近沟槽的底侧，并且具有比第一膜更高的介电常数。 控制电极嵌入沟槽中。

公开(公告)号：US08013360B2

公开(公告)日：2011-09-06

申请号：US12764763

申请日：2010-04-21

申请人： Wataru Saito ,  Syotaro Ono ,  Masakatsu Takashita ,  Yasuto Sumi ,  Masaru Izumisawa ,  Hiroshi Ohta ,  Wataru Sekine

发明人： Wataru Saito ,  Syotaro Ono ,  Masakatsu Takashita ,  Yasuto Sumi ,  Masaru Izumisawa ,  Hiroshi Ohta ,  Wataru Sekine

IPC分类号： H01L29/66

CPC分类号： H01L29/872 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/402 ,  H01L29/404 ,  H01L29/41741 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7722 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/8611

摘要： A semiconductor device includes: a semiconductor layer of a first conductivity type; a first semiconductor pillar region of the first conductivity type provided on a major surface of the semiconductor layer; a second semiconductor pillar region of a second conductivity type provided adjacent to the first semiconductor pillar region on the major surface of the semiconductor layer, the second semiconductor pillar region forming a periodic arrangement structure substantially parallel to the major surface of the semiconductor layer together with the first semiconductor pillar region; a first main electrode; a first semiconductor region of the second conductivity type; a second semiconductor region of the first conductivity type; a second main electrode; a control electrode; and a high-resistance semiconductor layer provided on the semiconductor layer in an edge termination section surrounding the first semiconductor pillar region and the second semiconductor pillar region. The high-resistance semiconductor layer has a lower dopant concentration than the first semiconductor pillar region. A boundary region is provided between a device central region and the edge termination section. The first semiconductor pillar region and the second semiconductor pillar region adjacent to the high-resistance semiconductor layer in the boundary region have a depth decreasing stepwise toward the edge termination section.

摘要翻译： 半导体器件包括：第一导电类型的半导体层; 设置在半导体层的主表面上的第一导电类型的第一半导体柱区域; 第二导电类型的第二半导体柱区域，与半导体层的主表面上的第一半导体柱区域相邻设置，第二半导体柱区域形成基本上平行于半导体层的主表面的周期性排列结构以及 第一半导体柱区域; 第一主电极; 第二导电类型的第一半导体区域; 第一导电类型的第二半导体区域; 第二主电极; 控制电极; 以及设置在包围第一半导体柱区域和第二半导体柱区域的边缘终端部分的半导体层上的高电阻半导体层。 高电阻半导体层的掺杂浓度低于第一半导体柱区域。 边界区域设置在设备中心区域和边缘终端部分之间。 边界区域中与高电阻半导体层相邻的第一半导体柱区域和第二半导体柱区域具有沿着边缘终止部分逐步减小的深度。

公开(公告)号：US07936015B2

公开(公告)日：2011-05-03

申请号：US12543165

申请日：2009-08-18

申请人： Kenichi Tokano ,  Tetsuo Matsuda ,  Wataru Saito

发明人： Kenichi Tokano ,  Tetsuo Matsuda ,  Wataru Saito

IPC分类号： H01L29/772

CPC分类号： H01L29/7802 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/66712

摘要： A single crystal semiconductor layer of a first conduction type is disposed on a surface of a semiconductor substrate. A plurality of trenches are provided in the semiconductor layer to form a plurality of first semiconductor regions of the first conduction type at intervals in a direction parallel to the surface. An epitaxial layer is buried in the plurality of trenches to form a plurality of second semiconductor regions of a second conduction type. The plurality of second semiconductor regions each includes an outer portion with a high impurity concentration formed against an inner wall of the trench, and an inner portion with a low impurity concentration formed inner than the outer portion.

摘要翻译： 第一导电类型的单晶半导体层设置在半导体衬底的表面上。 在半导体层中设置多个沟槽，以在与该表面平行的方向上间隔地形成第一导电类型的多个第一半导体区域。 外延层被埋在多个沟槽中以形成多个第二导电类型的第二半导体区域。 多个第二半导体区域各自包括形成在沟槽的内壁上的具有高杂质浓度的外部部分，并且内部部分具有比外部部分内部形成的内部部分。

公开(公告)号：US07759732B2

公开(公告)日：2010-07-20

申请号：US11680912

申请日：2007-03-01

申请人： Wataru Saito ,  Syotaro Ono ,  Masakatsu Takashita ,  Yasuto Sumi ,  Masaru Izumisawa ,  Hiroshi Ohta

发明人： Wataru Saito ,  Syotaro Ono ,  Masakatsu Takashita ,  Yasuto Sumi ,  Masaru Izumisawa ,  Hiroshi Ohta

IPC分类号： H01L27/088 ,  H01L23/62

CPC分类号： H01L29/7811 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66712 ,  H01L2924/0002 ,  H01L2924/00

摘要： A power semiconductor device includes: a first semiconductor layer of a first conductivity type; a second semiconductor layer of the first conductivity type and a third semiconductor layer of a second conductivity type formed on the first semiconductor layer and alternately arranged along at least one direction parallel to a surface of the first semiconductor layer; a first main electrode; a fourth semiconductor layer of the second conductivity type selectively formed in a surface of the second semiconductor layer and a surface of the third semiconductor layer; a fifth semiconductor layer of the first conductivity type selectively formed in a surface of the fourth semiconductor layer; a second main electrode; and a control electrode. At least one of the second and the third semiconductor layers has a dopant concentration profile along the one direction, the dopant concentration profile having a local minimum at a position except both ends thereof.

摘要翻译： 功率半导体器件包括：第一导电类型的第一半导体层; 第一导电类型的第二半导体层和形成在第一半导体层上的第二导电类型的第三半导体层，并且沿着平行于第一半导体层的表面的至少一个方向交替布置; 第一主电极; 选择性地形成在第二半导体层的表面和第三半导体层的表面上的第二导电类型的第四半导体层; 选择性地形成在第四半导体层的表面中的第一导电类型的第五半导体层; 第二主电极; 和控制电极。 第二和第三半导体层中的至少一个具有沿着一个方向的掺杂剂浓度分布，掺杂剂浓度分布在其两端以外的位置处具有局部最小值。