公开(公告)号：US6094193A

公开(公告)日：2000-07-25

申请号：US989390

申请日：1997-12-12

申请人： Koyo Katsura ,  Hideo Maejima ,  Hiroshi Takeda

发明人： Koyo Katsura ,  Hideo Maejima ,  Hiroshi Takeda

IPC分类号： G06F3/153 ,  G06F3/14 ,  G09G1/02 ,  G09G5/14 ,  G09G5/32 ,  G09G5/36 ,  G09G5/377 ,  G09G5/39 ,  G09G5/395 ,  G09G5/397 ,  G09G5/00 ,  G09G5/04

CPC分类号： G09G5/36 ,  G09G5/363 ,  G09G5/39 ,  G09G5/397

摘要： In an image displaying field where there is a tendency which will increase the data to be handled in accordance with the high integration of a display device, a CRT controller according to the present invention improves the superposed display and the responsiveness of the display and drawing operations by dividing a unit clock into a predetermined number to function with high speed and a multifunctional display. When image data are to be inputted or outputted from a refresh memory corresponding to a display frame, the memory content and the display address are assigned at a ratio of 1:n to effect the processings in parallel. As a result, the time period utilized by the display cycle of the prior art can be assigned to the drawing operation so that the processing can be speeded up while making it easier than the prior art to effect the superposed display of letters, symbols and drawings. The resultant effect is that it is unnecessary to increase the number of refresh memories corresponding to the displayed frame and that the external parts can be simplified to contribute to the improvement in the reliability.

摘要翻译： 在根据显示装置的高集成度存在将增加要处理的数据的趋势的图像显示领域中，根据本发明的CRT控制器改进了叠加显示和显示和绘图操作的响应性 通过将单位时钟分割成预定数量以高速功能和多功能显示。 当从与显示帧相对应的刷新存储器输入或输出图像数据时，存储器内容和显示地址以1：n的比例被分配以并行地进行处理。 结果，可以将现有技术的显示循环所使用的时间段分配给绘制操作，使得可以加速处理，同时使现有技术更容易实现字母，符号和图纸的叠加显示 。 所产生的效果是不需要增加对应于所显示的帧的刷新存储器的数量，并且可以简化外部部件以有助于提高可靠性。

公开(公告)号：US6088045A

公开(公告)日：2000-07-11

申请号：US733950

申请日：1991-07-22

申请人： Leon Lumelsky ,  Sung Min Choi ,  Alan Wesley Peevers ,  John Louis Pittas

发明人： Leon Lumelsky ,  Sung Min Choi ,  Alan Wesley Peevers ,  John Louis Pittas

IPC分类号： G09G5/00 ,  G06F12/00 ,  G09G5/02 ,  G09G5/14 ,  G09G5/36 ,  G09G5/39 ,  G09G5/391 ,  G09G5/395 ,  H04N7/01

CPC分类号： G09G5/14 ,  G09G5/026 ,  G09G5/39 ,  G09G2340/125 ,  G09G5/36

摘要： An image display system (10) includes an image buffer (20,22) having a plurality of addressable locations for storing image pixel data. The system further includes circuitry (24,34,36) coupled to an output of the image buffer for converting image pixel data read therefrom to electrical signals for driving an image display (18). The circuitry is responsive to signals generated by an image display controller (16) for generating one of a plurality of different timing formats for the electrical signals for driving an image display having a specified display resolution. The apparatus further includes circuitry (40,42) for configuring the image buffer in accordance with the specified display resolution. The image buffer is configurable, by example, as two, 2048 location by 1024 location by 24-bit buffers and one 2048 location by 1024 location by 16-bit buffer; or as two, 2048 location by 2048 location by 24-bit buffers and one 2048 location by 2048 location by 16-bit buffer. Each of the 24-bit buffers store R,G,B pixel data and the 16-bit buffers each store a color index (CI) value and an associated window identifier (WID) value. Circuitry at the output of the image buffer decodes CI and WID values into R,G,B pixel data and a Key value specifying pixel mixing.

摘要翻译： 图像显示系统（10）包括具有用于存储图像像素数据的多个可寻址位置的图像缓冲器（20,22）。 该系统还包括耦合到图像缓冲器的输出的电路（24,34,36），用于将从其读取的图像像素数据转换为用于驱动图像显示器（18）的电信号。 电路响应于由图像显示控制器（16）产生的信号，用于产生用于驱动具有指定显示分辨率的图像显示器的电信号的多种不同定时格式之一。 该装置还包括用于根据指定的显示分辨率配置图像缓冲器的电路（40,42）。 图像缓冲区可以通过例如两个2048位置由24位缓冲区和一个2048位置由1024位置由16位缓冲区进行配置。 或由2048位置由2048位置由24位缓冲区和2048位置到2048位置由16位缓冲区。 每个24位缓冲器存储R，G，B像素数据，并且16位缓冲器每个存储颜色索引（CI）值和相关联的窗口标识符（WID）值。 图像缓冲器的输出电路将CI和WID值解码为R，G，B像素数据，以及指定像素混合的Key值。

公开(公告)号：US6069669A

公开(公告)日：2000-05-30

申请号：US770199

申请日：1996-12-19

申请人： Jong-Hoon Park ,  Jin-Sang Choi ,  Seon-Ja Kim ,  Kyeong-Yeol Yu ,  Dae-Hwan Hwang

发明人： Jong-Hoon Park ,  Jin-Sang Choi ,  Seon-Ja Kim ,  Kyeong-Yeol Yu ,  Dae-Hwan Hwang

IPC分类号： G06F3/14 ,  G09G5/14 ,  G09G5/395 ,  H04N5/445 ,  H04N5/45 ,  H04N9/74 ,  H04N9/76 ,  H04N9/268

CPC分类号： H04N5/45 ,  G09G5/14 ,  H04N21/4316 ,  H04N5/44591 ,  G09G2340/125 ,  G09G5/395

摘要： An improved video window control apparatus and a method thereof which are capable of generating a plurality of video windows on a television or a computer monitor, controlling the size and position thereof, and providing a video window overlap function and a picture-in-picture function. The apparatus includes a video window flow control means for controlling the size based on an input control of a video window and a position and overlap of the video windows based on a video output control and for outputting a video windows input control signal, a video output control signal, and a video selection signal, a plurality of video memory means for receiving a video signal outputted from an external video input and processing means in accordance with the video input control signal and for limitedly outputting the video signals in accordance with a video output control signal, and a video combining means for combining the video signals from the video memory into one video signal in accordance with the video selection signal and for outputting the video signal to an external video output means.

摘要翻译： 一种改进的视频窗口控制装置及其方法，其能够在电视或计算机监视器上产生多个视频窗口，控制其尺寸和位置，以及提供视频窗口重叠功能和画中画功能 。 该装置包括：视频窗口流控制装置，用于基于视频输出控制基于视频窗口的输入控制和视频窗口的位置和重叠来控制大小，并用于输出视频窗口输入控制信号，视频输出 控制信号和视频选择信号，多个视频存储装置，用于根据视频输入控制信号接收从外部视频输入端输出的视频信号和处理装置，并且根据视频输出限制输出视频信号 控制信号和视频组合装置，用于根据视频选择信号将来自视频存储器的视频信号组合成一个视频信号，并将视频信号输出到外部视频输出装置。

公开(公告)号：US06005591A

公开(公告)日：1999-12-21

申请号：US617713

申请日：1996-04-01

申请人： Akihiro Ogura ,  Masaki Oie

发明人： Akihiro Ogura ,  Masaki Oie

IPC分类号： G09G5/00 ,  G09G5/36 ,  G09G5/395

CPC分类号： G09G5/363

摘要： This invention relates to a video graphic control method and controller for sending to a display device graphic data from a processing device, and the object thereof is to provide a video graphic controller that increases the bandwidth available to a graphic engine or CPU without increasing power consumption or manufacturing costs, even when used with a conventional frame memory. A video graphic controller for controlling video data by storing the video data from a CPU 4 in a frame memory 18 and causing the frame memory 18 to output the data to a display device 30 uses a video data comparison means 20 to compare a piece of video data stored in the N-th address of the frame memory 18 to another piece of video data stored in the N-1-th address in order to determine whether the two pieces of data match, and if the two pieces of data match, outputs to the display device 30 the piece of video data stored in the N-1-th address instead of the piece of video data stored in the N-th address.

摘要翻译： 本发明涉及一种用于向显示装置发送来自处理装置的图形数据的视频图形控制方法和控制器，其目的是提供一种视频图形控制器，其增加图形引擎或CPU可用的带宽，而不增加功耗 或制造成本，即使在与传统的帧存储器一起使用时也是如此。 用于通过将来自CPU 4的视频数据存储在帧存储器18中并使帧存储器18将数据输出到显示装置30来控制视频数据的视频图形控制器使用视频数据比较装置20来比较一条视频 将存储在帧存储器18的第N个地址中的数据存储到存储在第N-1地址中的另一条视频数据，以确定两条数据是否匹配，如果两条数据匹配，则输出 将存储在第N-1地址中的视频数据代替存储在第N个地址中的视频数据的显示装置30。

公开(公告)号：US5990860A

公开(公告)日：1999-11-23

申请号：US684483

申请日：1996-07-19

申请人： Kesatoshi Takeuchi

发明人： Kesatoshi Takeuchi

IPC分类号： H04N5/262 ,  G09G5/00 ,  G09G5/14 ,  G09G5/36 ,  G09G5/377 ,  G09G5/391 ,  G09G5/395 ,  H04N5/907 ,  H04N5/445

CPC分类号： G09G5/395 ,  G09G5/391 ,  G09G2340/125 ,  H04N5/45 ,  H04N5/907

摘要： A video signal of a still image is written into a still image area SIA in a video memory 310, whereas a video signal of a moving picture is written into a moving picture area MIA in the video memory 310. A video signal is read out from the video memory 310 while scaling up or down the video image, and the scaled video signal is then supplied to a display device. This enables a scaled moving picture and a scaled still image to be displayed on the display device.

摘要翻译： 静止图像的视频信号被写入视频存储器310中的静止图像区域SIA，而运动图像的视频信号被写入视频存储器310中的运动图像区域MIA。视频信号从 视频存储器310同时向上或向下缩放视频图像，然后将缩放的视频信号提供给显示装置。 这使得缩放的运动图像和缩放的静止图像能够显示在显示装置上。

公开(公告)号：US5982396A

公开(公告)日：1999-11-09

申请号：US982259

申请日：1997-12-01

申请人： Kyoung-ho Kim

发明人： Kyoung-ho Kim

IPC分类号： G06F12/02 ,  G06T1/60 ,  G06T9/00 ,  G09G1/16 ,  G09G5/39 ,  G09G5/393 ,  G09G5/395 ,  H04N1/41 ,  H04N5/907 ,  H04N7/24 ,  H04N19/42 ,  H04N19/423 ,  H04N19/60 ,  H04N19/625 ,  G06F12/06

CPC分类号： G09G5/39 ,  G06T9/007 ,  G09G2360/12 ,  G09G5/393 ,  G09G5/395

摘要： Memory addressing apparatus and method for block scan and raster scan in an apparatus for processing image data of which the horizontal resolution is H and the vertical resolution is V. The memory addressing apparatus includes a horizontal counter for outputting a value sequentially incremented by a write or read signal for storing or reading image data in or from the memory, a vertical counter for outputting a value sequentially incremented by a horizontal synchronizing signal included in the image data, and an address generator for generating an address for raster scan or block scan according to a control signal by the horizontal and the vertical count values. Accordingly, memory address generating functions for raster scan and block scan are integrated into one unit, thereby the amount of required hardware is reduced, and simple design and structure of the apparatus reduce manufacturing cost.

摘要翻译： 在用于处理水平分辨率为H且垂直分辨率为V的图像数据的装置中的块扫描和光栅扫描的存储器寻址装置和方法。存储器寻址装置包括水平计数器，用于输出顺序地通过写或 用于在存储器中存储或读取图像数据的读取信号，用于输出由包括在图像数据中的水平同步信号顺序递增的值的垂直计数器，以及用于根据图像数据生成用于光栅扫描或块扫描的地址的地址生成器 通过水平和垂直计数值的控制信号。 因此，用于光栅扫描和块扫描的存储器地址生成功能被集成到一个单元中，从而减少了所需硬件的数量，并且该设备的简单设计和结构降低了制造成本。

公开(公告)号：US5977960A

公开(公告)日：1999-11-02

申请号：US707937

申请日：1996-09-10

申请人： Robert Marshall Nally ,  John C. Schafer

发明人： Robert Marshall Nally ,  John C. Schafer

IPC分类号： G09G5/14 ,  G09G5/395 ,  G09G5/36

CPC分类号： G09G5/395 ,  G09G5/14 ,  G09G2340/125

摘要： A memory system 107,300 is provided which includes a memory 107 having a data area for storing data words and a mask area 302 for storing a control mask. Mask generation circuitry 301 is provided for generating such a control mask for storage in the mask area 302 of the memory 107. Mask controlled memory read control circuitry 303 is provided which is operable to selectively retrieve from the mask area 302 bits of the mask stored therein and in response selectively retrieve and output data words stored in the data area of the memory 107.

摘要翻译： 提供了一种存储器系统107,300，其包括具有用于存储数据字的数据区域的存储器107和用于存储控制掩码的掩码区域302。 掩膜产生电路301被提供用于产生用于存储在存储器107的掩模区域302中的这种控制掩模。提供了掩模控制的存储器读取控制电路303，其可操作以从掩模区域选择性地检索存储在其中的掩模的302位 并且响应于选择性地检索和输出存储在存储器107的数据区域中的数据字。

公开(公告)号：US5966116A

公开(公告)日：1999-10-12

申请号：US839262

申请日：1997-04-17

申请人： Carl K. Wakeland

发明人： Carl K. Wakeland

IPC分类号： H04N1/387 ,  G06T3/60 ,  G09G5/36 ,  G09G5/39 ,  G09G5/393 ,  G09G5/395 ,  G09G5/34

CPC分类号： G06T3/606

摘要： A computer system is provided which employs a hardware rotation unit capable of rotating a raster-scan portrait image by 90 degrees in a clockwise or counter-clockwise direction in order to create a landscape image on a raster-scan display device. Rotation of a portrait image is accomplished by a mapping of pixel information associated with the portrait image to corresponding frame buffer locations necessary to properly display the portrait image as a landscape image. A video controller incorporating the hardware rotation unit stores only pixel information associated with the landscape image in a frame buffer. Dedicated circuitry within the hardware rotation unit allows full support of portrait image data read and write operations involving the landscape image pixel information stored in the frame buffer.

摘要翻译： 提供了一种计算机系统，其采用能够以顺时针或逆时针方向将光栅扫描肖像图像旋转90度的硬件旋转单元，以便在光栅扫描显示装置上创建景观图像。 肖像图像的旋转通过将与肖像图像相关联的像素信息与将肖像图像正确显示为风景图像所需的相应帧缓冲器位置的映射来实现。 包含硬件旋转单元的视频控制器仅将与景观图像相关联的像素信息存储在帧缓冲器中。 在硬件旋转单元内的专用电路允许完全支持涉及存储在帧缓冲器中的横向图像像素信息的肖像图像数据读和写操作。

公开(公告)号：US5963192A

公开(公告)日：1999-10-05

申请号：US729183

申请日：1996-10-11

申请人： Raymond M.Y. Wong ,  Richard L.C. Chang

发明人： Raymond M.Y. Wong ,  Richard L.C. Chang

IPC分类号： G06F3/14 ,  G09G1/16 ,  G09G3/20 ,  G09G5/00 ,  G09G5/02 ,  G09G5/395

CPC分类号： G09G5/395 ,  G06F3/1431 ,  G09G5/02 ,  G09G2310/0224 ,  G09G2320/0247 ,  G09G2340/0407 ,  G09G2340/0414 ,  G09G2340/125 ,  G09G3/2051 ,  G09G5/001

摘要： A single-chip video-graphics controller includes a novel circuit for eliminating full line buffers when reducing line-to-line flicker in a display image of non-interlaced data on an interlaced color display device such as an NTSC or PAL television projector. The flicker reduction circuit uses a pair of memory access agents for concurrently fetching even and odd interlace frames of the display image. Corresponding color pixels of the two frames are averaged on-the-fly, and the averaged output is converted to analog RGB output signals for driving the display device. The elimination of the full line buffers results in a savings of approximately 30,000 transistors per buffer and a corresponding reduction in operating power. A specific embodiment of the controller includes a vertical stretching circuit used to adjust the number of vertical lines corresponding to the display image permitting the vertical reformatting of any display image.

摘要翻译： 一种单芯片视频图形控制器包括一种新颖的电路，用于在减少隔行扫描数据在NTSC或PAL电视投影机等隔行彩色显示装置上的非隔行数据的显示图像中减少线间闪烁时消除全行缓冲。 闪烁降低电路使用一对存储器访问代理来同时取出显示图像的偶数和奇数交错帧。 两个帧的相应的彩色像素在飞行中平均化，并且平均的输出被转换为用于驱动显示装置的模拟RGB输出信号。 全线缓冲器的消除导致每个缓冲器节省大约30,000个晶体管和相应的操作功率降低。 控制器的一个具体实施例包括一个垂直拉伸电路，用于调节与允许垂直重新格式化任何显示图像的显示图像相对应的垂直线数量。

公开(公告)号：US5953019A

公开(公告)日：1999-09-14

申请号：US743255

申请日：1996-11-04

申请人： Kazuhiro Shimakawa ,  Kuniaki Tanaka

发明人： Kazuhiro Shimakawa ,  Kuniaki Tanaka

IPC分类号： G09G5/34 ,  G09G5/36 ,  G09G5/377 ,  G09G5/395 ,  G09G5/397 ,  G09G5/399 ,  G06F13/00

CPC分类号： G09G5/395 ,  G09G5/397 ,  G09G2340/12

摘要： An image display control apparatus comprising: a plurality of image data storing units, provided corresponding to the plurality of the frames, for storing image data of frames respectively; priority display data storing unit for storing priority display data indicative of displaying image data of each frame on a priority basis; first image data comparing unit for comparing image data output from image data storing means corresponding to a frame having a highest order of the hierarchical relationship among the plurality of the frames with data stored in the priority display data storing unit; and image data selecting unit for selecting and outputting image data output from image data storing unit which stores image data of a frame having priority the priority display data indicates among the plurality of image data storing unit when it is judged that the priority display data are output from the image data storing unit as a result of comparison of the first image data comparing unit.

摘要翻译： 一种图像显示控制装置，包括：多个图像数据存储单元，分别对应于所述多个帧设置，用于分别存储帧的图像数据; 优先显示数据存储单元，用于存储指示优先显示每帧的图像数据的优先显示数据; 第一图像数据比较单元，用于将与多个帧中具有最高阶分层关系的帧对应的图像数据存储装置输出的图像数据与存储在优先显示数据存储单元中的数据进行比较; 以及图像数据选择单元，用于当判断出优先显示数据被输出时，从多个图像数据存储单元中选择并输出存储有优先显示数据优先的帧的图像数据的图像数据存储单元输出的图像数据 作为第一图像数据比较单元的比较的结果，来自图像数据存储单元。