公开(公告)号：US20110238963A1

公开(公告)日：2011-09-29

申请号：US12962741

申请日：2010-12-08

申请人： Won-Sub Kim ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Jin-Seok Lee

发明人： Won-Sub Kim ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Jin-Seok Lee

IPC分类号： G06F9/318

CPC分类号： G06F9/30189 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/3887 ,  G06F9/3889

摘要： A reconfigurable array is provided. The reconfigurable array includes a Very Long Instruction Word (VLIW) mode and a Coarse-Grained Array (CGA) mode. When the VLIW mode is converted to the CGA mode, instead of sharing a central register file between the VLIW mode and the CGA mode, live data to be used in the CGA mode is copied from the central register file to local register files.

摘要翻译： 提供可重构阵列。 可重配置阵列包括超长指令字（VLIW）模式和粗粒子阵列（CGA）模式。 当VLIW模式转换为CGA模式时，不是在VLIW模式和CGA模式之间共享中央寄存器文件，而是将CGA模式中使用的实时数据从中央寄存器文件复制到本地寄存器文件。

公开(公告)号：US20110231635A1

公开(公告)日：2011-09-22

申请号：US12895366

申请日：2010-09-30

申请人： Bernhard Egger ,  Dong-Hoon Yoo

发明人： Bernhard Egger ,  Dong-Hoon Yoo

IPC分类号： G06F9/30 ,  G06F15/00

CPC分类号： G06F9/30105 ,  G06F9/30014 ,  G06F9/30112 ,  G06F9/30192

摘要： A processor and a processor control method which efficiently perform an operation on data using a register, are provided. The register may include a data type field and a data field. The processor may generate the data type bits and store the generated data type bits in the data type field.

摘要翻译： 提供了一种使用寄存器有效地对数据进行操作的处理器和处理器控制方法。 寄存器可以包括数据类型字段和数据字段。 处理器可以生成数据类型位并将生成的数据类型位存储在数据类型字段中。

公开(公告)号：US20100174885A1

公开(公告)日：2010-07-08

申请号：US12563350

申请日：2009-09-21

申请人： Il-hyun PARK ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger ,  Woon Seo

发明人： Il-hyun PARK ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger ,  Woon Seo

IPC分类号： G06F15/76 ,  G06F9/00

CPC分类号： G06F15/7867 ,  G06F9/30072 ,  Y02D10/12 ,  Y02D10/13

摘要： Provided are a reconfigurable processor and operating method thereof. The reconfigurable processor may use a configuration memory distributed to each operation unit. The distributed configuration memory may be separated into a distributed operation configuration memory including configuration information about an operation of a function unit, and a distributed routing configuration memory including configuration information about routing. The distributed operation configuration memory may be activated according to a predicate signal.

摘要翻译： 提供了一种可重构处理器及其操作方法。 可重构处理器可以使用分配给每个操作单元的配置存储器。 分布式配置存储器可以被分成包括关于功能单元的操作的配置信息的分布式操作配置存储器，以及包括关于路由的配置信息的分布式路由配置存储器。 可以根据谓词信号激活分布式操作配置存储器。

公开(公告)号：US09164769B2

公开(公告)日：2015-10-20

申请号：US12962741

申请日：2010-12-08

申请人： Won-Sub Kim ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Jin-Seok Lee

发明人： Won-Sub Kim ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Jin-Seok Lee

IPC分类号： G06F9/318 ,  G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30189 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/3887 ,  G06F9/3889

摘要： A reconfigurable array is provided. The reconfigurable array includes a Very Long Instruction Word (VLIW) mode and a Coarse-Grained Array (CGA) mode. When the VLIW mode is converted to the CGA mode, instead of sharing a central register file between the VLIW mode and the CGA mode, live data to be used in the CGA mode is copied from the central register file to local register files.

摘要翻译： 提供可重构阵列。 可重配置阵列包括超长指令字（VLIW）模式和粗粒子阵列（CGA）模式。 当VLIW模式转换为CGA模式时，不是在VLIW模式和CGA模式之间共享中央寄存器文件，而是将CGA模式中使用的实时数据从中央寄存器文件复制到本地寄存器文件。

公开(公告)号：US08555097B2

公开(公告)日：2013-10-08

申请号：US12609920

申请日：2009-10-30

申请人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo

发明人： Bernhard Egger ,  Soo-jung Ryu ,  Dong-hoon Yoo

IPC分类号： G06F1/32

CPC分类号： G06F9/30076 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3275 ,  G06F9/38 ,  G06F9/3897 ,  G06F15/7867 ,  Y02D10/126 ,  Y02D10/14

摘要： Described herein is a reconfigurable processor which uses a distributed configuration memory structure and an operation method thereof in which power consumption is reduced. A processing unit which configures the reconfigurable processor includes a functional unit, a distributed configuration memory, a no-operation (NOP) register, and a controller. The NOP register stores information which represents whether or not a NOP operation is performed at each clock cycle. The controller controls to deactivate the distributed configuration memory at a clock cycle at which a NOP operation is performed.

摘要翻译： 这里描述的是使用其中功耗降低的分布式配置存储器结构及其操作方法的可重构处理器。 配置可重构处理器的处理单元包括功能单元，分布式配置存储器，无操作（NOP）寄存器和控制器。 NOP寄存器存储表示在每个时钟周期是否执行NOP操作的信息。 控制器控制在执行NOP操作的时钟周期停用分布式配置存储器。

公开(公告)号：US20130254517A1

公开(公告)日：2013-09-26

申请号：US13832291

申请日：2013-03-15

申请人： Seong-Hun Jeong ,  Bernhard Egger ,  Won-Sub Kim

发明人： Seong-Hun Jeong ,  Bernhard Egger ,  Won-Sub Kim

IPC分类号： G06F9/30

CPC分类号： G06F9/30007 ,  G06F8/443 ,  G06F9/30072 ,  G06F9/30105 ,  G06F9/3859 ,  G06F15/7867

摘要： An apparatus for processing an invalid operation in a prologue and/or an epilogue of a loop includes a register file including a first region for storing a data validity value indicating whether data is valid or invalid, and a second region for storing the data; and a functional unit configured to determine whether an operation is valid or invalid based on a value of a first region of each of one or more input sources received from the register file, and output a destination including a value based on the value of the first region of each of the input sources

摘要翻译： 一种用于在循环的序言和/或循环的结尾处理无效操作的装置包括：寄存器文件，包括用于存储指示数据是有效还是无效的数据有效值的第一区域和用于存储数据的第二区域; 以及功能单元，被配置为基于从所述寄存器文件接收到的一个或多个输入源中的每一个的第一区域的值来确定操作是有效还是无效，并且基于所述第一 每个输入源的区域

公开(公告)号：US20120144399A1

公开(公告)日：2012-06-07

申请号：US13217498

申请日：2011-08-25

申请人： Won Sub KIM ,  Bernhard EGGER ,  Dong-Hoon YOO ,  Jin-Seok LEE ,  Taisong JIN

发明人： Won Sub KIM ,  Bernhard EGGER ,  Dong-Hoon YOO ,  Jin-Seok LEE ,  Taisong JIN

IPC分类号： G06F9/46

CPC分类号： G06F9/544

摘要： A method and apparatus for thread synchronization is provided. The apparatus for thread synchronization includes a reader configured to generate a data read request, a writer configured to generate a data write request, a register file configured to have a full status indicating that the register file stores data and an empty status indicating that the register file stores no data, and a controller configured to receive the data read request from the reader or the data write request from the writer, and to process the received data read request or the received data write request while stalling or releasing the reader or the writer according to whether the register file is in the full status or in the empty status and according to an operating status of the reader or the writer.

摘要翻译： 提供了一种用于线程同步的方法和装置。 用于线程同步的装置包括被配置为产生数据读取请求的读取器，被配置为生成数据写入请求的写入器，被配置为具有指示该寄存器文件存储数据的完整状态的寄存器文件以及指示该寄存器 文件不存储数据，并且控制器被配置为从读取器接收数据读取请求或来自写入器的数据写入请求，并且在停止或释放读取器或写入器的同时处理接收的数据读取请求或接收的数据写入请求 根据注册文件是处于完整状态还是处于空状态，并根据读写器的操作状态。

公开(公告)号：US20120124351A1

公开(公告)日：2012-05-17

申请号：US13217952

申请日：2011-08-25

申请人： Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin ,  Won-Sub Kim ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Hee-Jin Ahn

发明人： Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin ,  Won-Sub Kim ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Hee-Jin Ahn

IPC分类号： G06F9/38

CPC分类号： G06F15/7867 ,  G06F8/452 ,  G06F9/38 ,  G06F9/3853 ,  G06F9/3897 ,  G06F11/3409

摘要： An apparatus and method for dynamically determining the execution mode of a reconfigurable array are provided. Performance information of a loop may be obtained before and/or during the execution of the loop. The performance information may be used to determine whether to operate the apparatus in a very long instruction word (VLIW) mode or in a coarse grained array (CGA) mode.

摘要翻译： 提供了用于动态地确定可重构阵列的执行模式的装置和方法。 可以在循环执行之前和/或期间获得循环的性能信息。 性能信息可用于确定是否以非常长的指令字（VLIW）模式或粗粒度阵列（CGA）模式操作装置。

公开(公告)号：US20120054468A1

公开(公告)日：2012-03-01

申请号：US13216852

申请日：2011-08-24

申请人： Bernhard EGGER ,  Dong-Hoon YOO

发明人： Bernhard EGGER ,  Dong-Hoon YOO

IPC分类号： G06F9/318 ,  G06F9/02 ,  G06F15/80

CPC分类号： G06F9/3877 ,  G06F9/30189 ,  G06F9/3824 ,  G06F9/3836 ,  G06F12/0846 ,  G06F12/0864 ,  G06F12/0886 ,  G06F12/0893 ,  G06F2212/601 ,  Y02D10/13

摘要： An apparatus and method that includes a single memory as a VLIW instruction cache and CGA configuration memory is provided. Data is provided from a storage unit to a processing core that is capable of processing data in a first mode and a second mode. If the processing core is processing in the first mode, first data is output. If the processing core is processing in the second mode, second data is output.

摘要翻译： 提供了包括作为VLIW指令高速缓存和CGA配置存储器的单个存储器的装置和方法。 从存储单元向能够处理第一模式和第二模式的数据的处理核提供数据。 如果处理核心在第一模式下处理，则输出第一数据。 如果处理核心在第二模式中处理，则输出第二数据。

公开(公告)号：US20110202749A1

公开(公告)日：2011-08-18

申请号：US12912533

申请日：2010-10-26

申请人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

发明人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

IPC分类号： G06F9/318

CPC分类号： G06F9/3822 ,  G06F9/30076 ,  G06F9/3017 ,  G06F9/3853

摘要： An instruction compressing apparatus and method for a parallel processing computer such as a very long instruction word (VLIW) computer, are provided. The instruction compressing apparatus includes a bundle code generating unit, an instruction compressing unit, and an instruction converting unit. The bundle code generating unit may generate a bundle code in response to an input of instructions to be compressed. The bundle code may indicate whether a current instruction group is terminated, and also whether an instruction group following the current instruction group is a no-operation (NOP) instruction group. The instruction compressing unit may remove a NOP instruction and/or a NOP instruction group from the input instructions according to the generated bundle code. The instruction converting unit may include the generated bundle code in the remaining instructions which have not been removed by the instruction compressing unit.

摘要翻译： 提供了一种用于并行处理计算机例如非常长的指令字（VLIW）计算机的指令压缩装置和方法。 指令压缩装置包括束代码生成单元，指令压缩单元和指令转换单元。 捆绑代码生成单元可以响应于要压缩的指令的输入而生成捆绑代码。 捆绑码可以指示当前指令组是否终止，以及当前指令组之后的指令组是否是无操作（NOP）指令组。 指令压缩单元可以根据所生成的包代码从输入指令中去除NOP指令和/或NOP指令组。 指令转换单元可以包括尚未被指令压缩单元去除的剩余指令中的生成的捆绑代码。