公开(公告)号：US6104257A

公开(公告)日：2000-08-15

申请号：US995485

申请日：1997-12-22

申请人： Eric N. Mann

发明人： Eric N. Mann

IPC分类号： H03K3/03 ,  H03B1/00 ,  H03B5/30 ,  H03B5/36

CPC分类号： H03K3/0307

摘要： An apparatus comprising a storage circuit, a load circuit and an oscillator circuit. The storage circuit may be configured to store a number of configuration bits configured to provide one or more control signals. The load circuit may be configured to provide a variable magnitude load in response to the one or more control signals. The oscillator circuit may be configured to provide an output signal, where the output signal has (i) a frequency determined in response to the magnitude of the load circuit and (ii) a magnitude generated in response to a current generated in response to an output of a clamp circuit.

摘要翻译： 一种包括存储电路，负载电路和振荡电路的装置。 存储电路可以被配置为存储被配置为提供一个或多个控制信号的多个配置位。 负载电路可以被配置为响应于一个或多个控制信号而提供可变的幅度负载。 振荡器电路可以被配置为提供输出信号，其中输出信号具有（i）响应于负载电路的幅度而确定的频率和（ii）响应于响应于输出而产生的电流而产生的幅度 的钳位电路。

公开(公告)号：US5684434A

公开(公告)日：1997-11-04

申请号：US549915

申请日：1995-10-30

申请人： Eric N. Mann ,  John Q. Torode

发明人： Eric N. Mann ,  John Q. Torode

IPC分类号： G06F1/08 ,  H03L7/07 ,  H03L7/183 ,  H03L7/16

CPC分类号： H03L7/07 ,  G06F1/08 ,  H03L7/183

摘要： A programmable circuit for generating a clock signal is disclosed. The present invention provides a clock generator architecture that combines PLL-based clock generator circuitry with an on-chip EPROM in a monolithic clock generator chip. The clock generator allows for electrical configuration of various information including PLL parameters, input thresholds, output drive levels and output frequencies. The various parameters can be configured after the clock generator is fabricated. The parameters can be configured either during wafer sort or after packaging. The clock generator can be erased prior to packaging so programming can be verified.

摘要翻译： 公开了一种用于产生时钟信号的可编程电路。 本发明提供了一种时钟发生器架构，其将基于PLL的时钟发生器电路与片上EPROM组合在单片时钟发生器芯片中。 时钟发生器允许电气配置各种信息，包括PLL参数，输入阈值，输出驱动电平和输出频率。 可以在制造时钟发生器之后配置各种参数。 参数可以在晶圆分类或包装后配置。 时钟发生器可以在打包之前被擦除，从而可以验证编程。

公开(公告)号：US07480165B1

公开(公告)日：2009-01-20

申请号：US11103416

申请日：2005-04-11

申请人： Eric N. Mann

发明人： Eric N. Mann

IPC分类号： G11C5/02

CPC分类号： G06F15/7867

摘要： A programmable logic, a memory and a microcontroller. The memory is coupled to the programmable logic circuit via the microcontroller. The programmable logic circuit, the memory and the microcontroller are fabricated as a single integrated circuit.

摘要翻译： 可编程逻辑，存储器和微控制器。 存储器经由微控制器耦合到可编程逻辑电路。 可编程逻辑电路，存储器和微控制器被制造为单个集成电路。

公开(公告)号：US06898101B1

公开(公告)日：2005-05-24

申请号：US08991232

申请日：1997-12-16

申请人： Eric N. Mann

发明人： Eric N. Mann

IPC分类号： G06F9/26 ,  G06F15/78

CPC分类号： G06F15/7867

摘要： A programmable logic device, a memory device and a microcontroller manufactured on a single integrated circuit chip. In one example, the programmable logic device may comprise one or more macrocells each comprising an input/output macrocell or a buried macrocell. In another example, the programmable logic device may be a complex programmable logic device (CPLD) or a programmable logic array (PLA).

摘要翻译： 在单个集成电路芯片上制造的可编程逻辑器件，存储器件和微控制器。 在一个示例中，可编程逻辑器件可以包括一个或多个宏单元，每个宏单元包括输入/​​输出宏单元或埋入宏单元。 在另一示例中，可编程逻辑器件可以是复杂可编程逻辑器件（CPLD）或可编程逻辑阵列（PLA）。

公开(公告)号：US06373306B1

公开(公告)日：2002-04-16

申请号：US09689492

申请日：2000-10-12

申请人： Eric N. Mann ,  Galen E. Stansell ,  Monte F. Mar

发明人： Eric N. Mann ,  Galen E. Stansell ,  Monte F. Mar

IPC分类号： H03L700

CPC分类号： H03L7/197

摘要： An apparatus comprising a first circuit and a second circuit. The first circuit may be configured to generate an output signal that ramps between a first and second frequency in response to (i) a first control signal, (ii) a second control signal, and (iii) a first reference signal. The second circuit may be configured to generate the first and second control signals in response to a third control signal having a third frequency. The third frequency may reduce electromagnetic interference generated by the first circuit.

摘要翻译： 一种包括第一电路和第二电路的装置。 第一电路可以被配置为响应于（i）第一控制信号，（ii）第二控制信号和（iii）第一参考信号而产生在第一和第二频率之间斜坡的输出信号。 第二电路可以被配置为响应于具有第三频率的第三控制信号而产生第一和第二控制信号。 第三频率可以减小由第一电路产生的电磁干扰。

公开(公告)号：US06285264B1

公开(公告)日：2001-09-04

申请号：US09638100

申请日：2000-08-11

申请人： Eric N. Mann

发明人： Eric N. Mann

IPC分类号： H03B100

CPC分类号： H03K3/0307

摘要： A timing crystal oscillator circuit that may be tuned after production. The circuit generally comprises a microprocessor configured to present one or more control signals, one or more load devices that may be activated in response to the control signals and a crystal oscillator for presenting an output signal having a frequency which is generally dependent on the number of load devices activated.

摘要翻译： 定时晶体振荡器电路，可在生产后调整。 电路通常包括被配置为呈现一个或多个控制信号的微处理器，可以响应于控制信号被激活的一个或多个负载装置和用于呈现具有通常取决于所述控制信号的频率的频率的输出信号的晶体振荡器 负载设备已激活。

公开(公告)号：US06188255B1

公开(公告)日：2001-02-13

申请号：US09161821

申请日：1998-09-28

申请人： Eric N. Mann

发明人： Eric N. Mann

IPC分类号： H03L706

CPC分类号： H03L7/07 ,  G06F1/08 ,  H03L7/0898 ,  H03L7/183

摘要： A circuit and method implement a configurable clock generator comprising a logic circuit, a configurable matrix and a phase-locked loop. The logic circuit may be configured to generate a plurality of control signals. The configurable matrix may comprise a plurality of interconnections that may be configured to (i) receive the plurality of control signals from the logic circuit and (ii) bus the control signals to the phase-locked loop. The plurality of control signals may control the operation of the phase-locked loop. In one example, the logic circuit may comprise a sea of gates logic array.

摘要翻译： 电路和方法实现包括逻辑电路，可配置矩阵和锁相环的可配置时钟发生器。 逻辑电路可以被配置为产生多个控制信号。 可配置矩阵可以包括多个互连，其可被配置为（i）从逻辑电路接收多个控制信号，以及（ii）将控制信号汇总到锁相环。 多个控制信号可以控制锁相环的操作。 在一个示例中，逻辑电路可以包括大门逻辑阵列。

公开(公告)号：US5903142A

公开(公告)日：1999-05-11

申请号：US883971

申请日：1997-06-27

申请人： Eric N. Mann

发明人： Eric N. Mann

IPC分类号： H03K19/0185 ,  G05K3/16 ,  H03K19/0175

CPC分类号： H03K19/018521

摘要： A circuit for generating an output signal in response to an input signal that propagates over devices operating at various supply voltages. The circuit generally comprises a first device operating in a first voltage, a second device operating in a second voltage and a clamp device coupled to each of the first and second devices. The clamp device generally operates at the second supply voltage, which may cause the output signal to be propagated through the circuit with a minimum distortion.

摘要翻译： 一种用于响应于在各种电源电压下工作的器件传播的输入信号产生输出信号的电路。 电路通常包括以第一电压工作的第一器件，以第二电压工作的第二器件和耦合到第一和第二器件中的每一个的钳位器件。 钳位装置通常在第二电源电压下工作，这可能导致输出信号以最小的失真传播通过电路。

公开(公告)号：US5636161A

公开(公告)日：1997-06-03

申请号：US549919

申请日：1995-10-30

申请人： Eric N. Mann

发明人： Eric N. Mann

IPC分类号： G11C16/26 ,  G11C29/48 ,  G11C29/52 ,  G11C7/00

CPC分类号： G11C16/26 ,  G11C29/48 ,  G11C29/52

摘要： The present invention provides an EPROM bit-line interface with multiple functions. The invention is constructed by combining a bit/sense amplifier with two transparent latches operating on opposite edges of a timing clock. The two transparent latches form a latch and a register for holding the contents of the EPROM during power down. A bit driver is enabled when it is desirable to program the EPROM. The first transparent latch captures the contents of the EPROM when the EPROM is powered down. The first transparent latch also forms the first half of a register for shifting the contents of the EPROM to an external device. The first transparent latch operates on the leading edge of a timing clock. The second transparent latch operates on the trailing edge of a timing clock. By combining two transparent latches in series, a shift register is implemented. The shift register is used to hold the programming information while the EPROM is programmed. The shift register also holds the programming information while the contents of the EPROM are read during verification. The contents of the shift register also appear at the output of the EPROM. This eliminates the need for a multiplexer to select between the output of a shift register or the output of an EPROM during functional testing.

摘要翻译： 本发明提供具有多种功能的EPROM位线接口。 本发明通过将位/读出放大器与在定时时钟的相对边缘上操作的两个透明锁存器组合而构成。 两个透明锁存器在掉电期间形成一个锁存器和一个用于保存EPROM内容的寄存器。 当需要编程EPROM时，位驱动程序被使能。 当EPROM掉电时，第一个透明锁存器捕获EPROM的内容。 第一透明锁存器还形成用于将EPROM的内容移位到外部设备的寄存器的前半部分。 第一透明锁存器在定时时钟的前沿工作。 第二透明锁存器在定时时钟的后沿工作。 通过组合两个透明锁存器串联，实现了移位寄存器。 移位寄存器用于在编程EPROM时保存编程信息。 移位寄存器还保存编程信息，同时在验证期间读取EPROM的内容。 移位寄存器的内容也出现在EPROM的输出端。 这消除了在功能测试期间多路复用器在移位寄存器的输出或EPROM的输出之间进行选择的需要。

公开(公告)号：US06532169B1

公开(公告)日：2003-03-11

申请号：US09892164

申请日：2001-06-26

申请人： Eric N. Mann ,  John Kizziar

发明人： Eric N. Mann ,  John Kizziar

IPC分类号： G11C1600

CPC分类号： G11C14/00 ,  G11C16/24 ,  G11C16/28

摘要： An apparatus comprising a latch circuit, a non-volatile storage circuit, and a switching circuit. The latch circuit may be configured to be dynamically programmable. The non-volatile storage circuit may be configured to be re-programmable. The switching circuit may be configured to transfer data from (i) the non-volatile memory element into the latch circuit in response to a first control signal and (ii) the latch circuit into the non-volatile memory circuit in response to a second control signal.

摘要翻译： 一种包括锁存电路，非易失性存储电路和开关电路的装置。 锁存电路可以被配置为可动态编程。 非易失性存储电路可以被配置为可重新编程。 开关电路可以被配置为响应于第一控制信号将数据从（i）非易失性存储器元件传送到锁存电路，以及（ii）响应于第二控制的锁存电路进入非易失性存储器电路 信号。