利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

17 条记录 (耗时 0.027 秒)

    Gate structure and related non-volatile memory device and method
    12.
    发明申请
    Gate structure and related non-volatile memory device and method 审中-公开
    门结构及相关非易失性存储器件及方法

    公开(公告)号：US20070007583A1

    公开(公告)日：2007-01-11

    申请号：US11474429

    申请日：2006-06-26

    申请人： Sung-Hae Lee ,  Ju-Wan Lim ,  Jae-Young Ahn ,  Jin-Tae Noh

    发明人： Sung-Hae Lee ,  Ju-Wan Lim ,  Jae-Young Ahn ,  Jin-Tae Noh

    IPC分类号： H01L29/792

    CPC分类号： H01L29/792 ,  H01L29/40117

    摘要： A gate structure adapted for use in a SONOS device unit cell is disclosed. The gate structure comprises a charge trap insulator and a single electrode. The charge trap insulator comprises a multilayer structure comprising a first silicon oxide layer, a silicon nitride layer, and a second silicon oxide layer. The single electrode is formed on the charge trap insulator, comprises a P-type impurity receptive semiconductor material, and is doped with P-type impurities.

    摘要翻译： 公开了一种适用于SONOS设备单元的门结构。 栅极结构包括电荷阱绝缘体和单个电极。 电荷陷阱绝缘体包括包含第一氧化硅层，氮化硅层和第二氧化硅层的多层结构。 单电极形成在电荷陷阱绝缘子上，包含P型杂质受体半导体材料，并掺杂有P型杂质。

    Non-volatile memory device and method of manufacturing the same
    15.
    发明申请
    Non-volatile memory device and method of manufacturing the same 审中-公开
    非易失性存储器件及其制造方法

    公开(公告)号：US20070063255A1

    公开(公告)日：2007-03-22

    申请号：US11492733

    申请日：2006-07-25

    申请人： Jae-Young Ahn ,  Ki-Hyan Hwang ,  Jin-Tae Noh ,  Hong-Suk Kim ,  Sung-Hae Lee

    发明人： Jae-Young Ahn ,  Ki-Hyan Hwang ,  Jin-Tae Noh ,  Hong-Suk Kim ,  Sung-Hae Lee

    IPC分类号： H01L21/336 ,  H01L29/788

    CPC分类号： H01L29/7883 ,  H01L29/42332 ,  H01L29/66833

    摘要： In non-volatile memory devices and methods of manufacturing the non-volatile memory devices, a barrier layer having an upper portion of silicon nitride and a lower portion of silicon oxide is formed on a substrate by providing a silicon oxide layer on the substrate and performing a radical nitridation process on an upper portion of the silicon oxide layer. A trapping layer including silicon nitride is formed on the barrier layer. A blocking layer and a gate electrode layer are subsequently formed on the trapping layer. The gate electrode layer, the blocking layer, the trapping layer and the barrier layer are then partially etched to provide a gate structure.

    摘要翻译： 在非易失性存储器件和制造非易失性存储器件的方法中，在衬底上形成具有氮化硅上部和氧化硅下部的阻挡层，在衬底上提供氧化硅层并执行 在氧化硅层的上部进行自由基氮化处理。 在阻挡层上形成包括氮化硅的捕获层。 随后在捕获层上形成阻挡层和栅极电极层。 然后对栅极电极层，阻挡层，捕获层和阻挡层进行部分蚀刻以提供栅极结构。

    Capacitor of semiconductor device and method of fabricating the same
    16.
    发明授权
    Capacitor of semiconductor device and method of fabricating the same 有权
    半导体器件的电容器及其制造方法

    公开(公告)号：US07442981B2

    公开(公告)日：2008-10-28

    申请号：US11316487

    申请日：2005-12-21

    申请人： Gab-Jin Nam ,  Young-Sun Kim ,  Cha-Young Yoo ,  Jong-Cheol Lee ,  Jin-Tae Noh ,  Jae-Young Ahn ,  Young-Geun Park ,  Jae-Hyoung Choi ,  Jae-Hyun Yeo

    发明人： Gab-Jin Nam ,  Young-Sun Kim ,  Cha-Young Yoo ,  Jong-Cheol Lee ,  Jin-Tae Noh ,  Jae-Young Ahn ,  Young-Geun Park ,  Jae-Hyoung Choi ,  Jae-Hyun Yeo

    IPC分类号： H01L27/108 ,  H01L29/94

    CPC分类号： H01L28/75 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/91

    摘要： Provided is a capacitor of a semiconductor device and a method of fabricating the same. In one embodiment, the capacitor includes a lower electrode formed on a semiconductor substrate; a dielectric layer formed on the lower electrode; and an upper electrode that is formed on the dielectric layer. The upper electrode includes a first conductive layer, a second conductive layer, and a third conductive layer stacked sequentially. The first conductive layer comprises a metal layer, a conductive metal oxide layer, a conductive metal nitride layer, or a conductive metal oxynitride layer. The second conductive layer comprises a doped polysilicon germanium layer. The third conductive layer comprises a material having a lower resistance than that of the second conductive layer.

    摘要翻译： 提供一种半导体器件的电容器及其制造方法。 在一个实施例中，电容器包括形成在半导体衬底上的下电极; 形成在下电极上的电介质层; 以及形成在电介质层上的上电极。 上电极包括依次堆叠的第一导电层，第二导电层和第三导电层。 第一导电层包括金属层，导电金属氧化物层，导电金属氮化物层或导电金属氮氧化物层。 第二导电层包括掺杂多晶硅锗层。 第三导电层包括具有比第二导电层的电阻低的电阻的材料。