-
11.发明授权Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy 有权在松弛晶格失配外延期间减少位错堆积形成公开(公告)号：US07594967B2
公开(公告)日：2009-09-29
申请号：US10268425
申请日：2002-10-10
IPC分类号： C30B25/00
CPC分类号： H01L21/0262 , H01L21/02381 , H01L21/02439 , H01L21/0245 , H01L21/0251 , H01L21/02521 , H01L21/02532 , Y10S117/902 , Y10S117/913
摘要： A semiconductor structure including a cap layer formed over a semiconductor substrate having a rough edge, which discourages formation of dislocation pile-up defects.
摘要翻译： 一种半导体结构，包括形成在具有粗糙边缘的半导体衬底上的覆盖层，其阻止形成位错堆积缺陷。
-
12.发明申请公开(公告)号：US20100270653A1
公开(公告)日：2010-10-28
申请号：US12765232
申请日：2010-04-22
CPC分类号： H01L31/18 , C22C21/00 , C22C28/00 , H01L31/0392 , H01L31/03926 , H01L31/1852 , H01L31/1896 , Y02E10/544 , Y10T428/12986
摘要： Methods for forming semiconductor devices include providing a textured template, forming a buffer layer over the textured template, forming a substrate layer over the buffer layer, removing the textured template, thereby exposing a surface of the buffer layer, removing oxide from the exposed surface of the buffer layer, and forming a semiconductor layer over the exposed surface of the buffer layer.
摘要翻译： 用于形成半导体器件的方法包括提供纹理化模板，在纹理化模板上形成缓冲层，在缓冲层上形成衬底层，去除纹理化模板，从而暴露缓冲层的表面，从曝光表面去除氧化物 缓冲层，并且在缓冲层的暴露表面上形成半导体层。
-
13.发明申请LARGE-GRAIN CRYSTALLINE THIN-FILM STRUCTURES AND DEVICES AND METHODS FOR FORMING THE SAME 有权大晶粒薄膜薄膜结构及其形成方法及其形成方法公开(公告)号：US20100193795A1
公开(公告)日：2010-08-05
申请号：US12695408
申请日：2010-01-28
CPC分类号： H01L21/02425 , H01L21/02433 , H01L21/02491 , H01L21/02516 , H01L21/02521 , H01L21/02609 , H01L31/1872 , Y02E10/50 , Y02P70/521
摘要： Methods for forming semiconductor devices include providing a crystalline template having an initial grain size, annealing the crystalline template, the annealed template having a final grain size larger than the initial grain size, forming a buffer layer over the annealed template, and forming a semiconductor layer over the buffer layer.
摘要翻译： 用于形成半导体器件的方法包括提供具有初始晶粒尺寸的晶体模板，退火晶体模板，退火模板具有比初始晶粒尺寸更大的最终晶粒尺寸，在退火模板上形成缓冲层，以及形成半导体层 在缓冲层上。
-
公开(公告)号：US08309389B1
公开(公告)日：2012-11-13
申请号：US12879950
申请日：2010-09-10
IPC分类号： H01L21/00
CPC分类号： H01L31/02363 , Y02E10/50
摘要： Photovoltaic semiconductor devices and associated methods are provided. In one aspect, for example, a method of making a photovoltaic semiconductor device having enhanced electromagnetic radiation absorption can include applying a damage removal etch (DRE) to a semiconductor material to an RMS surface roughness of from about 0.5 nm to about 50 nm and texturing a single side of the semiconductor material. The texturing further includes irradiating a target region of the semiconductor material with laser radiation to create features having a size of from about 50 nm to about 10 microns.
摘要翻译： 提供了光伏半导体器件和相关方法。 在一个方面，例如，制造具有增强的电磁辐射吸收的光伏半导体器件的方法可以包括将损伤去除蚀刻（DRE）施加到半导体材料至约0.5nm至约50nm的RMS表面粗糙度，并且纹理化 半导体材料的单面。 纹理还包括用激光辐射照射半导体材料的目标区域以产生尺寸为约50nm至约10微米的特征。
-
15.发明授权公开(公告)号：US08415187B2
公开(公告)日：2013-04-09
申请号：US12695408
申请日：2010-01-28
IPC分类号： H01L21/00
CPC分类号： H01L21/02425 , H01L21/02433 , H01L21/02491 , H01L21/02516 , H01L21/02521 , H01L21/02609 , H01L31/1872 , Y02E10/50 , Y02P70/521
摘要： Methods for forming semiconductor devices include providing a crystalline template having an initial grain size, annealing the crystalline template, the annealed template having a final grain size larger than the initial grain size, forming a buffer layer over the annealed template, and forming a semiconductor layer over the buffer layer.
摘要翻译： 用于形成半导体器件的方法包括提供具有初始晶粒尺寸的晶体模板，退火晶体模板，退火模板具有比初始晶粒尺寸更大的最终晶粒尺寸，在退火模板上形成缓冲层，以及形成半导体层 在缓冲层上。
-
-
-
-
搜索结果
15 条记录 (耗时 0.031 秒)
