公开(公告)号：US5886410A

公开(公告)日：1999-03-23

申请号：US670624

申请日：1996-06-26

申请人： Chien Chiang ,  Chuanbin Pan ,  Vicky M. Ochoa ,  Sychyi Fang ,  David B. Fraser ,  Joyce C. Sum ,  Gary William Ray ,  Jeremy A. Theil

发明人： Chien Chiang ,  Chuanbin Pan ,  Vicky M. Ochoa ,  Sychyi Fang ,  David B. Fraser ,  Joyce C. Sum ,  Gary William Ray ,  Jeremy A. Theil

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L23/485

CPC分类号： H01L23/5329 ,  H01L21/76802 ,  H01L21/7684 ,  H01L21/76877 ,  H01L23/5222 ,  H01L2924/0002

摘要： An interconnect system is provided. The interconnect system includes a silicon substrate and a first dielectric layer formed upon the silicon substrate. The interconnect system also includes a first level of at least two electrically conductive lines formed upon the first dielectric layer. The interconnect system further includes a region of low dielectric constant material formed between the at least two electrically conductive lines. The interconnect system also includes a first hard mask formed upon the polymer region.

摘要翻译： 提供互连系统。 互连系统包括硅衬底和形成在硅衬底上的第一介电层。 互连系统还包括形成在第一介电层上的至少两个导电线的第一级。 所述互连系统还包括形成在所述至少两个导电线之间的低介电常数材料区域。 互连系统还包括形成在聚合物区域上的第一硬掩模。

公开(公告)号：US5817572A

公开(公告)日：1998-10-06

申请号：US768790

申请日：1996-12-18

申请人： Chien Chiang ,  David B. Fraser

发明人： Chien Chiang ,  David B. Fraser

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L21/44

CPC分类号： H01L21/76834 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76843 ,  H01L21/76852 ,  H01L21/76877 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/5329 ,  H01L21/76829 ,  H01L23/53214 ,  H01L23/53238 ,  H01L23/53242 ,  H01L23/53266 ,  H01L2924/0002 ,  Y10S438/945 ,  Y10S438/975

摘要： A method for forming interconnections for semiconductor fabrication and semiconductor devices have such interconnections are described. A first patterned dielectric layer is formed over a semiconductor substrate and has a first opening filled with conductive material. Another patterned dielectric layer is formed over the first dielectric layer and has a second opening over at least a portion of the conductive material. The first patterned dielectric layer may serve as an etch-stop in patterning the other patterned dielectric layer. Also, a dielectric etch-stop layer may be formed over the first patterned dielectric layer and over the conductive material before the other patterned dielectric layer has been formed. This dielectric etch-stop layer may serve as an etch-stop in patterning the other patterned dielectric layer. The second opening exposes a portion of the dielectric etch-stop layer. The exposed portion of the dielectric etch-stop layer is removed. The second opening is filled with conductive material.

摘要翻译： 描述了用于形成用于半导体制造和半导体器件的互连的方法具有这样的互连。 第一图案化电介质层形成在半导体衬底之上并且具有填充有导电材料的第一开口。 在第一电介质层上形成另一图案化电介质层，并且在至少一部分导电材料上具有第二开口。 第一图案化电介质层可以在图案化其它图案化的介电层时用作蚀刻停止。 此外，在形成另一个图案化的介电层之前，可以在第一图案化电介质层上方和导电材料之上形成电介质蚀刻停止层。 该电介质蚀刻停止层可以在图案化其它图案化的介电层时用作蚀刻停止。 第二开口露出电介质蚀刻停止层的一部分。 去除电介质蚀刻停止层的暴露部分。 第二个开口填充有导电材料。

公开(公告)号：US5612254A

公开(公告)日：1997-03-18

申请号：US905473

申请日：1992-06-29

申请人： Xiao-Chun Mu ,  Srinivasan Sivaram ,  Donald S. Gardner ,  David B. Fraser

发明人： Xiao-Chun Mu ,  Srinivasan Sivaram ,  Donald S. Gardner ,  David B. Fraser

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L21/44

CPC分类号： H01L21/76843 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5329 ,  H01L2221/1036 ,  H01L2924/0002

摘要： A device and methods of forming an interconnection within a prepatterned channel in a semiconductor device are described. The present invention includes a method of forming an interconnect channel within a semiconductor device. A first dielectric layer is deposited over a substrate and patterned to form a contact opening that is subsequently filled with a contact plug. A second dielectric layer is deposited over the patterned first dielectric layer and the contact plug. The second dielectric layer is patterned to form the interconnect channel, wherein the first dielectric layer acts as an etch stop to prevent etching of the substrate. The present invention also includes a method of forming an interconnect. A dielectric layer is deposited over a substrate and patterned to form an interconnect chapel. A metal layer is deposited over the patterned dielectric layer and within the interconnect channel. The metal layer is polished with an alkaline solution to remove the metal layer that does not lie within the interconnect chapel to form an interconnect. The present invention further includes a method of forming an interconnect over a silicon nitride layer. The silicon nitride layer is deposited over a semiconductor substrate and patterned to form a contact opening that is subsequently filled with a conductive material. A metal layer is deposited on the patterned silicon nitride layer and the contact plug and patterned to form the interconnect such that all of the interconnect lies on the contact plug and part of the patterned silicon nitride layer.

摘要翻译： 描述了在半导体器件中的预制图形通道内形成互连的装置和方法。 本发明包括在半导体器件内形成互连通道的方法。 第一电介质层沉积在衬底上并被图案化以形成随后用接触插塞填充的接触开口。 在图案化的第一介电层和接触插塞上沉积第二介电层。 图案化第二电介质层以形成互连通道，其中第一介电层用作蚀刻停止件以防止蚀刻基板。 本发明还包括形成互连的方法。 将电介质层沉积在衬底上并图案化以形成互连教堂。 金属层沉积在图案化的介电层上并且在互连通道内。 金属层用碱性溶液抛光以除去不在互连教堂内的金属层以形成互连。 本发明还包括在氮化硅层上形成互连的方法。 氮化硅层沉积在半导体衬底上并被图案化以形成随后用导电材料填充的接触开口。 金属层沉积在图案化的氮化硅层和接触插塞上，并被图案化以形成互连，使得所有互连都位于接触插塞和图案化的氮化硅层的一部分上。

公开(公告)号：US06709885B2

公开(公告)日：2004-03-23

申请号：US10280253

申请日：2002-10-25

申请人： Jack S. Uppal ,  David B. Fraser ,  Stephen Bradford Gospe ,  Kevin M. Connolly

发明人： Jack S. Uppal ,  David B. Fraser ,  Stephen Bradford Gospe ,  Kevin M. Connolly

IPC分类号： H01L2100

CPC分类号： H01L27/14643 ,  H01L27/14665

摘要： A method of fabricating an image sensor having pin photodiodes residing vertically atop underlying CMOS control circuitry. In the preferred technique, pin photodiodes fabricated in amorphous silicon are utilized.

摘要翻译： 一种制造具有垂直位于底层CMOS控制电路上的引脚光电二极管的图像传感器的方法。 在优选的技术中，使用在非晶硅中制造的pin光电二极管。

公开(公告)号：US06501065B1

公开(公告)日：2002-12-31

申请号：US09474177

申请日：1999-12-29

申请人： Jack S. Uppal ,  David B. Fraser ,  Stephen Bradford Gospe ,  Kevin M. Connolly

发明人： Jack S. Uppal ,  David B. Fraser ,  Stephen Bradford Gospe ,  Kevin M. Connolly

IPC分类号： H01L3100

CPC分类号： H01L27/14643 ,  H01L27/14665

摘要： An image sensor having pin photodiodes residing vertically atop underlying CMOS control circuitry. In the preferred technique, pin photodiodes fabricated in amorphous silicon are utilized.

摘要翻译： 具有垂直位于底层CMOS控制电路上的引脚光电二极管的图像传感器。 在优选的技术中，使用在非晶硅中制造的pin光电二极管。

公开(公告)号：US5739579A

公开(公告)日：1998-04-14

申请号：US707027

申请日：1996-09-10

申请人： Chien Chiang ,  David B. Fraser

发明人： Chien Chiang ,  David B. Fraser

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L23/58

CPC分类号： H01L21/76834 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76843 ,  H01L21/76852 ,  H01L21/76877 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/5329 ,  H01L21/76829 ,  H01L23/53214 ,  H01L23/53238 ,  H01L23/53242 ,  H01L23/53266 ,  H01L2924/0002 ,  Y10S438/945 ,  Y10S438/975

摘要： A method for forming interconnections for semiconductor fabrication and semiconductor devices have such interconnections are described. A first patterned dielectric layer is formed over a semiconductor substrate and has a first opening filed with conductive material. Another patterned dielectric layer is formed over the first dielectric layer and has a second opening over at least a portion of the conductive material. The first patterned dielectric layer may serve as an etch-stop in patterning the other patterned dielectric layer. Also, a dielectric etch-stop layer may be formed over the first patterned dielectric layer and over the conductive material before the other patterned dielectric layer has been formed. This dielectric etch-stop layer may serve as an etch-stop in patterning the other patterned dielectric layer. The second opening exposes a portion of the dielectric etch-stop layer. The exposed portion of the dielectric etch-stop layer is removed. The second opening is filled with conductive material.

摘要翻译： 描述了用于形成用于半导体制造和半导体器件的互连的方法具有这样的互连。 第一图案化电介质层形成在半导体衬底之上并且具有带导电材料的第一开口。 在第一电介质层上形成另一图案化电介质层，并且在至少一部分导电材料上具有第二开口。 第一图案化电介质层可以在图案化其它图案化的介电层时用作蚀刻停止。 此外，在形成另一个图案化的介电层之前，可以在第一图案化电介质层上方和导电材料之上形成电介质蚀刻停止层。 该电介质蚀刻停止层可以在图案化其它图案化的介电层时用作蚀刻停止。 第二开口露出电介质蚀刻停止层的一部分。 去除电介质蚀刻停止层的暴露部分。 第二个开口填充有导电材料。

公开(公告)号：US4465346A

公开(公告)日：1984-08-14

申请号：US906701

申请日：1978-05-17

申请人： David B. Fraser

发明人： David B. Fraser

IPC分类号： G02B23/00 ,  G02B23/16 ,  G02B27/64 ,  G03B5/00

CPC分类号： G02B27/646

摘要： An image stabilized optical device including an objective lens, an eyepiece lens and a prism-composed, image erection system. The image erection system is disposed in the major optical axis of the device, and is gimballed for rotation about two axes normal to the major optical axis of the device.

摘要翻译： 一种图像稳定的光学装置，包括物镜，目镜和棱镜组成的图像安装系统。 图像安装系统设置在设备的主光轴上，并且被围绕围绕垂直于设备的主光轴的两个轴线旋转。

公开(公告)号：US4337476A

公开(公告)日：1982-06-29

申请号：US178989

申请日：1980-08-18

申请人： David B. Fraser ,  Shyam P. Murarka

发明人： David B. Fraser ,  Shyam P. Murarka

IPC分类号： H01L21/28 ,  H01L29/49 ,  H01L23/48

CPC分类号： H01L29/4975 ,  H01L21/28097 ,  H01L2924/0002 ,  Y10S148/14

摘要： Silicon-rich silicides of titanium and tantalum have been found to be suitable for use as the gate metal in semiconductor integrated circuits replacing polysilicon altogether. Such silicon-rich silicides, formed by sintering a cosputtered alloy with silicon to metal ratio of three as in deposited film, are stable even on gate oxide. The use of these compounds leads to stable, low resistivity gates and eliminates the need for the high resistivity polysilicon gate.

摘要翻译： 已经发现，钛和钽的富含硅的硅化物适合用作半导体集成电路中的栅极金属，从而完全替代多晶硅。 通过烧结沉积膜中硅与金属比为3的共溅射合金形成的这种富硅硅化物即使在栅极氧化物上也是稳定的。 这些化合物的使用导致稳定的低电阻率栅极，并且不需要高电阻率多晶硅栅极。

公开(公告)号：US06949831B2

公开(公告)日：2005-09-27

申请号：US10890716

申请日：2004-07-13

申请人： Chien Chiang ,  David B. Fraser

发明人： Chien Chiang ,  David B. Fraser

IPC分类号： H01L21/4763 ,  H01L21/768 ,  H01L23/48 ,  H01L23/522 ,  H01L23/528 ,  H01L23/58

CPC分类号： H01L23/5222 ,  H01L21/76837 ,  H01L23/5286 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnect structure for microelectronic devices indudes a plurality of patterned, spaced apart, substantially co-planar, conductive lines, a first portion of the plurality of conductive lines having a first Intralayer dielectric of a first dielectric constant therebetween, and a second portion of the plurality of conductive lines having a second intralayer dielectric of a second dielectric constant therebetween. By providing in-plane selectability of dielectric constant, in-plane decoupling capacitance, as between power supply nodes, can be increased, while in-plane parasitic capacitance between signal lines can be reduced.

摘要翻译： 用于微电子器件的互连结构包括多个图案化的间隔开的基本共平面的导电线，多个导线的第一部分具有第一介电常数介于第一介电常数之间，第二部分是 多个导电线具有第二介电常数介于其间的第二介电常数。 通过提供介电常数的面内可选择性，可以增加在电源节点之间的平面内去耦电容，而可以减小信号线之间的面内寄生电容。

公开(公告)号：US06239019B1

公开(公告)日：2001-05-29

申请号：US09291401

申请日：1999-04-13

申请人： Chien Chiang ,  David B. Fraser

发明人： Chien Chiang ,  David B. Fraser

IPC分类号： H01L214763

CPC分类号： H01L23/5329 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure and method of fabrication of a semiconductor integrated circuit is described. A first patterned electrically conductive layer contains a low dielectric constant first insulating material such as organic polymer within the trenches of the pattern. A second insulating material such as a silicon dioxide or other insulating material having a greater. mechanical strength and thermal conductivity and a higher dielectric constant than the first insulating material is formed over the first patterned electrically conductive layer Vias within the second insulating material filled with electrically conductive plugs and a second patterned electrically conductive layer may be formed on the second insulating material. The structure can be repeated as many times as needed to form a completed integrated circuit.

摘要翻译： 描述了一种制造半导体集成电路的结构和方法。 第一图案化导电层在图案的沟槽内包含低介电常数的第一绝缘材料，例如有机聚合物。 第二绝缘材料，例如二氧化硅或其它具有较大的绝缘材料的绝缘材料。 在填充有导电插塞的第二绝缘材料内的第一图案化导电层通孔之上形成机械强度和热导率以及比第一绝缘材料更高的介电常数，并且可以在第二绝缘材料上形成第二图案化导电层 。 该结构可以根据需要重复多次以形成完整的集成电路。