公开(公告)号：US08273616B2

公开(公告)日：2012-09-25

申请号：US12708603

申请日：2010-02-19

申请人： Chia-Chung Chen ,  Chewn-Pu Jou ,  Chin-Wei Kuo ,  Sally Liu

发明人： Chia-Chung Chen ,  Chewn-Pu Jou ,  Chin-Wei Kuo ,  Sally Liu

IPC分类号： H01L21/00

CPC分类号： H01L29/93 ,  H01L29/7391 ,  H01L29/94

摘要： Various embodiments of the invention provide a varactor structure that, depends on configurations, can provide a C-V characteristic based on one or a combination of a reverse bias junction capacitor, a channel capacitor, and an oxide capacitor. The junction capacitor is formed by reverse biasing the P+ source region and the N-well. The channel capacitance is formed between the P+ source region and the N+ drain region, and the oxide capacitor is formed in the gate oxide area. Depending on biasing one or a combination of the gate voltage VG, the source voltage VS, and the drain voltage VD, embodiments can utilize one or a combination of the above capacitors. Other embodiments using the varactors in a Voltage-Controlled Oscillator (VCO) are also disclosed.

摘要翻译： 本发明的各种实施例提供了一种变容二极管结构，其取决于配置，可以提供基于反向偏置结电容器，沟道电容器和氧化物电容器中的一个或其组合的C-V特性。 结电容器通过反向偏置P +源极区域和N阱来形成。 在P +源极区域和N +漏极区域之间形成沟道电容，并且在栅极氧化物区域形成氧化物电容器。 取决于偏压栅极电压VG，源极电压VS和漏极电压VD的一个或组合，实施例可以利用上述电容器中的一个或组合。 还公开了在压控振荡器（VCO）中使用变容二极管的其它实施例。

公开(公告)号：US20110204969A1

公开(公告)日：2011-08-25

申请号：US12708603

申请日：2010-02-19

申请人： Chia-Chung CHEN ,  Chewn-Pu Jou ,  Chin Wei Kuo ,  Sally Liu

发明人： Chia-Chung CHEN ,  Chewn-Pu Jou ,  Chin Wei Kuo ,  Sally Liu

IPC分类号： H01G7/00 ,  H01L21/329 ,  H01L29/93

CPC分类号： H01L29/93 ,  H01L29/7391 ,  H01L29/94

摘要： Various embodiments of the invention provide a varactor structure that, depends on configurations, can provide a C-V characteristic based on one or a combination of a reverse bias junction capacitor, a channel capacitor, and an oxide capacitor. The junction capacitor is formed by reverse biasing the P+ source region and the N-well. The channel capacitance is formed between the P+ source region and the N+ drain region, and the oxide capacitor is formed in the gate oxide area. Depending on biasing one or a combination of the gate voltage VG, the source voltage VS, and the drain voltage VD, embodiments can utilize one or a combination of the above capacitors. Other embodiments using the varactors in a Voltage-Controlled Oscillator (VCO) are also disclosed.

摘要翻译： 本发明的各种实施例提供了一种变容二极管结构，其取决于配置，可以提供基于反向偏置结电容器，沟道电容器和氧化物电容器中的一个或其组合的C-V特性。 结电容器通过反向偏置P +源极区域和N阱来形成。 在P +源极区域和N +漏极区域之间形成沟道电容，并且在栅极氧化物区域形成氧化物电容器。 取决于偏压栅极电压VG，源极电压VS和漏极电压VD的一个或组合，实施例可以利用上述电容器中的一个或组合。 还公开了在压控振荡器（VCO）中使用变容二极管的其它实施例。

公开(公告)号：US08279008B2

公开(公告)日：2012-10-02

申请号：US12851705

申请日：2010-08-06

申请人： Hsieh-Hung Hsieh ,  Po-Yi Wu ,  Ho-Hsiang Chen ,  Chewn-Pu Jou ,  Fu-Lung Hsueh

发明人： Hsieh-Hung Hsieh ,  Po-Yi Wu ,  Ho-Hsiang Chen ,  Chewn-Pu Jou ,  Fu-Lung Hsueh

IPC分类号： H03G3/30 ,  H03F1/22 ,  H03F3/16

CPC分类号： H03G1/0029 ,  H03F1/223 ,  H03F3/195 ,  H03F2200/249 ,  H03F2200/318 ,  H03F2200/408 ,  H03F2200/411 ,  H03F2200/451 ,  H03F2200/492 ,  H03G3/3052

摘要： A low-noise amplifier (LNA) includes a first cascode gain stage coupled to an input node for increasing an amplitude of an RF input signal. A first variable gain network is coupled to the first cascode gain stage and includes a first inductor for boosting a gain of the first cascode gain stage, a first capacitor coupled to the first inductor for blocking a direct current (DC) voltage, and a first switch coupled to the first inductor and to the first capacitor. The first switch is configured to selectively couple the first inductor to the first cascode gain stage in response to a first control signal.

摘要翻译： 低噪声放大器（LNA）包括耦合到输入节点的第一共源共同增益级，用于增加RF输入信号的幅度。 第一可变增益网络耦合到第一共源共同增益级，并且包括用于升高第一共源共享增益级的增益的第一电感器，耦合到第一电感器以阻止直流（DC）电压的第一电容器，以及第一可变增益网络 开关耦合到第一电感器和第一电容器。 第一开关被配置为响应于第一控制信号选择性地将第一电感器耦合到第一共源共享增益级。

公开(公告)号：US08129817B2

公开(公告)日：2012-03-06

申请号：US12347208

申请日：2008-12-31

申请人： Chewn-Pu Jou ,  Ho-Hsiang Chen

发明人： Chewn-Pu Jou ,  Ho-Hsiang Chen

IPC分类号： H01L21/70

CPC分类号： H01L23/645 ,  H01L23/5227 ,  H01L27/08 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure includes a semiconductor substrate of a first conductivity type; and a depletion region in the semiconductor substrate. A deep well region is substantially enclosed by the depletion region, wherein the deep well region is of a second conductivity type opposite the first conductivity type. The depletion region includes a first portion directly over the deep well region and a second portion directly under the deep well region. An integrated circuit device is directly over the depletion region.

摘要翻译： 集成电路结构包括第一导电类型的半导体衬底; 和半导体衬底中的耗尽区。 深井区域基本上由耗尽区围绕，其中深井区域具有与第一导电类型相反的第二导电类型。 耗尽区域包括直接在深井区域上的第一部分和直接位于深井区域下方的第二部分。 集成电路器件直接位于耗尽区上方。

公开(公告)号：US20100164069A1

公开(公告)日：2010-07-01

申请号：US12347208

申请日：2008-12-31

申请人： Chewn-Pu Jou ,  Ho-Hsiang Chen

发明人： Chewn-Pu Jou ,  Ho-Hsiang Chen

IPC分类号： H01L29/06

CPC分类号： H01L23/645 ,  H01L23/5227 ,  H01L27/08 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure includes a semiconductor substrate of a first conductivity type; and a depletion region in the semiconductor substrate. A deep well region is substantially enclosed by the depletion region, wherein the deep well region is of a second conductivity type opposite the first conductivity type. The depletion region includes a first portion directly over the deep well region and a second portion directly under the deep well region. An integrated circuit device is directly over the depletion region.

摘要翻译： 集成电路结构包括第一导电类型的半导体衬底; 和半导体衬底中的耗尽区。 深井区域基本上由耗尽区围绕，其中深井区域具有与第一导电类型相反的第二导电类型。 耗尽区域包括直接在深井区域上的第一部分和直接位于深井区域下方的第二部分。 集成电路器件直接位于耗尽区上方。

公开(公告)号：US20130134553A1

公开(公告)日：2013-05-30

申请号：US13360958

申请日：2012-01-30

申请人： Feng Wei Kuo ,  Hui Yu Lee ,  Huan-Neng Chen ,  Yen-Jen Chen ,  Yu-Ling Lin ,  Chewn-Pu Jou

发明人： Feng Wei Kuo ,  Hui Yu Lee ,  Huan-Neng Chen ,  Yen-Jen Chen ,  Yu-Ling Lin ,  Chewn-Pu Jou

IPC分类号： H01L29/92 ,  H01L23/552 ,  H01L23/498

CPC分类号： H01L23/552 ,  H01L23/147 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/642 ,  H01L23/66 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L25/0655 ,  H01L2223/6677 ,  H01L2224/131 ,  H01L2224/14135 ,  H01L2224/16225 ,  H01L2924/14 ,  H01L2924/1421 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/014

摘要： Interposer and semiconductor package embodiments provide for the isolation and suppression of electronic noise such as EM emissions in the semiconductor package. The interposer includes shield structures in various embodiments, the shield structures blocking the electrical noise from the noise source, from other electrical signals or devices. The shields include solid structures and some embodiments and decoupling capacitors in other embodiments. The coupling structures includes multiple rows of solder balls included in strips that couple the components and surround and contain the source of electrical noise.

摘要翻译： 插入器和半导体封装实施例提供了隔离和抑制电子噪声，例如半导体封装中的EM发射。 插入器包括各种实施例中的屏蔽结构，屏蔽结构阻挡来自噪声源的电噪声与其它电信号或装置。 在其他实施例中，屏蔽件包括固体结构和一些实施例以及去耦电容器。 耦合结构包括多个包含在条中的焊球，其耦合部件并围绕并包含电噪声源。

公开(公告)号：US08546907B2

公开(公告)日：2013-10-01

申请号：US12697908

申请日：2010-02-01

申请人： Chewn-Pu Jou ,  Ho-Hsiang Chen

发明人： Chewn-Pu Jou ,  Ho-Hsiang Chen

IPC分类号： H01L21/70

CPC分类号： H01L21/743 ,  H01L23/5225 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01L2924/1903 ,  H01L2924/00

摘要： An integrated circuit structure includes a semiconductor substrate of a first conductivity type; a depletion region in the semiconductor substrate; and a deep well region substantially enclosed by the depletion region. The deep well region is of a second conductivity type opposite the first conductivity type, and includes a first portion directly over the deep well region and a second portion directly under the deep well region. A transmission line is directly over the depletion region.

摘要翻译： 集成电路结构包括第一导电类型的半导体衬底; 半导体衬底中的耗尽区; 以及由耗尽区域基本上包围的深井区域。 深阱区具有与第一导电类型相反的第二导电类型，并且包括直接在深阱区上方的第一部分和直接位于深阱区下方的第二部分。 传输线直接在耗尽区上方。

公开(公告)号：US08427240B2

公开(公告)日：2013-04-23

申请号：US12968342

申请日：2010-12-15

申请人： Hsieh-Hung Hsieh ,  Po-Yi Wu ,  Ho-Hsiang Chen ,  Chewn-Pu Jou ,  Fu-Lung Hsueh

发明人： Hsieh-Hung Hsieh ,  Po-Yi Wu ,  Ho-Hsiang Chen ,  Chewn-Pu Jou ,  Fu-Lung Hsueh

IPC分类号： H03F3/04

CPC分类号： H03G1/0029 ,  H03F1/223 ,  H03F3/195 ,  H03F2200/249 ,  H03F2200/318 ,  H03F2200/408 ,  H03F2200/411 ,  H03F2200/451 ,  H03F2200/492

摘要： A low-noise amplifier (“LNA”) includes a first cascode gain stage including a first complementary metal oxide semiconductor (“CMOS”) transistor configured to receive a radio frequency (“RF”) input signal and a second CMOS transistor coupled to an output node. The first inductive gate network is coupled to a gate of the second CMOS transistor for increasing a gain of the first cascode gain stage. The first inductive gate network has a non-zero inductive input impedance and includes at least one passive circuit element.

摘要翻译： 低噪声放大器（“LNA”）包括第一共源共栅增益级，其包括被配置为接收射频（“RF”）输入信号的第一互补金属氧化物半导体（“CMOS”）晶体管和耦合到 输出节点。 第一感应栅极网络耦合到第二CMOS晶体管的栅极，用于增加第一共源共栅增益级的增益。 第一感应栅极网络具有非零电感输入阻抗并且包括至少一个无源电路元件。

公开(公告)号：US08258879B2

公开(公告)日：2012-09-04

申请号：US12907294

申请日：2010-10-19

申请人： Ying-Ta Lu ,  Ho-Hsiang Chen ,  Chewn-Pu Jou ,  Fu-Lung Hsueh

发明人： Ying-Ta Lu ,  Ho-Hsiang Chen ,  Chewn-Pu Jou ,  Fu-Lung Hsueh

IPC分类号： H03L7/00

CPC分类号： H03B27/00 ,  H03B5/1215 ,  H03B5/1228

摘要： A quadrature oscillator includes a first oscillator having a first second-order harmonic node, a second oscillator having a second second-order harmonic node, and at least one capacitor coupling the first second-order harmonic node and the second second-order harmonic node. The first oscillator is configured to supply an in-phase signal and the second oscillator is configured to supply a quadrature signal.

摘要翻译： 正交振荡器包括具有第一二次谐波节点的第一振荡器，具有第二二次谐波节点的第二振荡器和耦合第一二次谐波节点和第二二次谐波节点的至少一个电容器。 第一振荡器被配置为提供同相信号，并且第二振荡器被配置为提供正交信号。

公开(公告)号：US08390095B2

公开(公告)日：2013-03-05

申请号：US13412553

申请日：2012-03-05

申请人： Chewn-Pu Jou ,  Ho-Hsiang Chen

发明人： Chewn-Pu Jou ,  Ho-Hsiang Chen

IPC分类号： H01L27/06

CPC分类号： H01L23/645 ,  H01L23/5227 ,  H01L27/08 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure includes a semiconductor substrate of a first conductivity type; and a depletion region in the semiconductor substrate. A deep well region is substantially enclosed by the depletion region, wherein the deep well region is of a second conductivity type opposite the first conductivity type. The depletion region includes a first portion directly over the deep well region and a second portion directly under the deep well region. An integrated circuit device is directly over the depletion region.

摘要翻译： 集成电路结构包括第一导电类型的半导体衬底; 和半导体衬底中的耗尽区。 深井区域基本上由耗尽区围绕，其中深井区域具有与第一导电类型相反的第二导电类型。 耗尽区域包括直接在深井区域上的第一部分和直接位于深井区域下方的第二部分。 集成电路器件直接位于耗尽区上方。