公开(公告)号：US06906777B1

公开(公告)日：2005-06-14

申请号：US10790412

申请日：2004-03-01

申请人： Jongwook Kye ,  Carl P. Babcock ,  Christopher F. Lyons

发明人： Jongwook Kye ,  Carl P. Babcock ,  Christopher F. Lyons

IPC分类号： G03F7/20 ,  G03B27/32 ,  G03B27/52 ,  G03B27/54

CPC分类号： G03F7/70983 ,  G03F7/70833 ,  G03F7/70916

摘要： A method and apparatus for preventing contamination in a lithographic apparatus including a projection system, including providing the lithographic apparatus including the projection system for imaging an irradiated portion of a mask onto a target portion of a substrate and placing a pellicle over a surface of the projection system to inhibit contamination of the surface.

摘要翻译： 一种用于防止在包括投影系统的光刻设备中的污染的方法和设备，包括提供包括投影系统的光刻设备，用于将掩模的照射部分成像到基板的目标部分上，并将防护薄膜组件放置在突出部分的表面上 系统抑制表面的污染。

公开(公告)号：US20050122497A1

公开(公告)日：2005-06-09

申请号：US10726413

申请日：2003-12-03

申请人： Christopher Lyons ,  Carl Babcock ,  Jongwook Kye

发明人： Christopher Lyons ,  Carl Babcock ,  Jongwook Kye

IPC分类号： G03F7/20 ,  G03B27/42

CPC分类号： G03F7/70341

摘要： A method of making a device using a lithographic system having a lens from which an exposure pattern is emitted. A conforming immersion medium can be positioned between a photo resist layer and the lens. The photo resist layer, which can be disposed over a wafer, and the lens can be brought into intimate contact with the conforming immersion medium. The photo resist can then be exposed with the exposure pattern so that the exposure pattern traverses the conforming immersion medium.

摘要翻译： 一种制造使用具有透镜的光刻系统的装置的方法，曝光图案从该透镜发射。 适配浸没介质可以位于光致抗蚀剂层和透镜之间。 可以设置在晶片上的光致抗蚀剂层，并且透镜可以与合适的浸渍介质紧密接触。 然后可以用曝光图案曝光光致抗蚀剂，使得曝光图案穿过合适的浸渍介质。

公开(公告)号：US06399401B1

公开(公告)日：2002-06-04

申请号：US09912186

申请日：2001-07-24

申请人： Jongwook Kye ,  Harry Levinson

发明人： Jongwook Kye ,  Harry Levinson

IPC分类号： G01R3126

CPC分类号： H01L22/34 ,  H01L2924/0002 ,  Y10S977/88 ,  Y10S977/887 ,  H01L2924/00

摘要： In a method of determining a linewidth of a polysilicon line formed by a lithographic process, a polysilicon layer is formed on a substrate. A line is patterned from said polysilicon layer using said lithographic process and a Van der Pauw structure is patterned from said polysilicon layer. N2 is then implanted into the polysilicon line and the polysilicon Van der Pauw structure to form a depletion barrier. A P-type dopant is the implanted into the polysilicon line and the polysilicon Van der Pauw structure and the dopant is activated. A sheet resistivity of the Van der Pauw structure is determined, and the linewidth of the polysilicon line is then determined by electrical linewidth measurement using the sheet resistivity of the Van der Pauw structure as the sheet resistivity of the polysilicon line. A related test structure is also disclosed.

摘要翻译： 在确定通过光刻工艺形成的多晶硅线的线宽的方法中，在衬底上形成多晶硅层。 使用所述光刻工艺从所述多晶硅层图案化线，并且从所述多晶硅层构图范德波瓦结构。 然后将N 2注入到多晶硅线和多晶硅Van der Pauw结构中以形成耗尽势垒。 P型掺杂剂被注入到多晶硅线中，并且多晶硅Van der Pauw结构和掺杂剂被激活。 确定Van der Pauw结构的薄层电阻率，然后通过使用Van der Pauw结构的薄层电阻率作为多晶硅线的薄层电阻率的电线宽测量来确定多晶硅线的线宽。 还公开了相关的测试结构。

公开(公告)号：US09268897B2

公开(公告)日：2016-02-23

申请号：US13465909

申请日：2012-05-07

申请人： Lei Yuan ,  Hidekazu Yoshida ,  Youngtag Woo ,  Jongwook Kye

发明人： Lei Yuan ,  Hidekazu Yoshida ,  Youngtag Woo ,  Jongwook Kye

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  G06F2217/12 ,  Y02P90/265

摘要： A process for manufacturing integrated circuit devices includes providing a set of original color rules defining an original color rule space and defining a design space. The improvement involves applying a perturbed color rule space to the router processing engine to expose double pattern routing odd cycle decomposition errors, and reconfiguring the router processing engine in accordance with the exposed decomposition errors.

摘要翻译： 一种用于制造集成电路器件的方法包括提供定义原始颜色规则空间并定义设计空间的一组原始颜色规则。 改进之处在于将扰动的颜色规则空间应用于路由器处理引擎以暴露双模式路由奇数周期分解误差，并根据暴露的分解误差重新配置路由器处理引擎。

公开(公告)号：US08815748B2

公开(公告)日：2014-08-26

申请号：US11623036

申请日：2007-01-12

申请人： Thomas Ingolf Wallow ,  Ryoung-han Kim ,  Jongwook Kye ,  Harry Jay Levinson

发明人： Thomas Ingolf Wallow ,  Ryoung-han Kim ,  Jongwook Kye ,  Harry Jay Levinson

IPC分类号： H01L21/302 ,  H01L21/027 ,  G03F7/40 ,  H01L21/311 ,  G03F7/00

CPC分类号： H01L21/0273 ,  G03F7/0035 ,  G03F7/40 ,  H01L21/31144

摘要： A method for forming a semiconductor device is provided including processing a wafer having a target material, forming a multilevel photoresist structure having a protection layer over the target material, and forming a multilevel recess in the target material with the multilevel photoresist structure.

摘要翻译： 提供一种形成半导体器件的方法，包括处理具有目标材料的晶片，在目标材料上形成具有保护层的多层光致抗蚀剂结构，以及在多层光致抗蚀剂结构中在目标材料中形成多层凹槽。

公开(公告)号：US08791577B2

公开(公告)日：2014-07-29

申请号：US13617952

申请日：2012-09-14

申请人： Juhan Kim ,  Jongwook Kye

发明人： Juhan Kim ,  Jongwook Kye

IPC分类号： H01L23/48 ,  H01L29/66 ,  H01L23/52 ,  H01L21/4763

CPC分类号： H01L27/1104 ,  H01L27/0207

摘要： An approach for providing bit cells with triple patterned metal layer structures is disclosed. Embodiments include: providing, via a first patterning process of a metal layer, a first structure that is a first one of a word line structure, a ground line structure, a power line structure, and a bit line structure; providing, via a second patterning process of the metal layer, a second structure that is different from the first structure and that is a second one of the word line structure, the ground line structure, the power line structure, and the bit line structure; and providing, via a third patterning process of the metal layer, a third structure that is different from the first structure and the second structure, and that is a third one of the word line structure, the ground line structure line, the power line structure, and the bit line structure.

摘要翻译： 公开了一种用于提供具有三层图案化金属层结构的位单元的方法。 实施例包括：通过金属层的第一图案化工艺提供作为字线结构，接地线结构，电力线结构和位线结构中的第一个的第一结构; 通过所述金属层的第二图案化处理提供与所述第一结构不同的第二结构，并且所述第二结构是所述字线结构，所述接地线结构，所述电力线结构和所述位线结构中的第二结构。 并且经由所述金属层的第三图案化处理提供与所述第一结构和所述第二结构不同的第三结构，并且所述第三结构是所述字线结构，所述接地线结构线，所述电力线结构 ，和位线结构。

公开(公告)号：US08689154B2

公开(公告)日：2014-04-01

申请号：US13446418

申请日：2012-04-13

申请人： Mahbub Rashed ,  David Doman ,  Dinesh Somasekhar ,  Yan Wang ,  Yunfei Deng ,  Navneet Jain ,  Jongwook Kye ,  Ali Keshavarzi ,  Subramani Kengeri ,  Suresh Venkatesan

发明人： Mahbub Rashed ,  David Doman ,  Dinesh Somasekhar ,  Yan Wang ,  Yunfei Deng ,  Navneet Jain ,  Jongwook Kye ,  Ali Keshavarzi ,  Subramani Kengeri ,  Suresh Venkatesan

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/5031 ,  G06F2217/84

摘要： An approach for providing timing-closed FinFET designs from planar designs is disclosed. Embodiments include: receiving one or more planar cells associated with a planar design; generating an initial FinFET design corresponding to the planar design based on the planar cells and a FinFET model; and processing the initial FinFET design to provide a timing-closed FinFET design. Other embodiments include: determining a race condition associated with a path of the initial FinFET design based on a timing analysis of the initial FinFET design; and increasing delay associated with the path to resolve hold violations associated with the race condition, wherein the processing of the initial FinFET design is based on the delay increase.

摘要翻译： 公开了一种从平面设计提供定时关闭的FinFET设计的方法。 实施例包括：接收与平面设计相关联的一个或多个平面单元; 基于平面单元和FinFET模型产生对应于平面设计的初始FinFET设计; 并处理初始FinFET设计以提供定时关闭的FinFET设计。 其他实施例包括：基于初始FinFET设计的时序分析确定与初始FinFET设计的路径相关联的竞争条件; 以及与解决与竞争条件相关联的持续违规的路径相关联的增加的延迟，其中初始FinFET设计的处理基于延迟增加。

公开(公告)号：US08679911B2

公开(公告)日：2014-03-25

申请号：US13465134

申请日：2012-05-07

申请人： Yan Wang ,  Yuansheng Ma ,  Jongwook Kye ,  Mahbub Rashed

发明人： Yan Wang ,  Yuansheng Ma ,  Jongwook Kye ,  Mahbub Rashed

IPC分类号： H01L21/8238

CPC分类号： H01L27/088 ,  H01L21/76895 ,  H01L21/823475 ,  H01L21/823871 ,  H01L27/0207 ,  H01L27/092

摘要： An approach for providing cross-coupling-based designs using diffusion contact structures is disclosed. Embodiments include providing first and second gate structures over a substrate; providing a gate cut region across the first gate structure, the second gate structure, or a combination thereof; providing a first gate contact over the first gate structure; providing a second gate contact over the second gate structure; and providing a diffusion contact structure coupling the first gate contact to the second gate contact, the diffusion contact structure having vertices within the gate cut region.

摘要翻译： 公开了一种使用扩散接触结构提供基于交叉耦合的设计的方法。 实施例包括在衬底上提供第一和第二栅极结构; 提供横跨所述第一栅极结构，所述第二栅极结构或其组合的栅极截止区域; 在第一栅极结构上提供第一栅极接触; 在所述第二栅极结构上提供第二栅极接触; 以及提供将所述第一栅极接触耦合到所述第二栅极接触的扩散接触结构，所述扩散接触结构在所述栅极切割区域内具有顶点。

公开(公告)号：US08677291B1

公开(公告)日：2014-03-18

申请号：US13646760

申请日：2012-10-08

申请人： Lei Yuan ,  Jongwook Kye ,  Mahbub Rashed ,  Qinglei Wang

发明人： Lei Yuan ,  Jongwook Kye ,  Mahbub Rashed ,  Qinglei Wang

IPC分类号： G06F17/50

CPC分类号： G06F17/5077 ,  H01L25/00 ,  H01L27/0203 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for enabling functionality in circuit designs utilizing colorless DPT M1 route placement that maintains high routing efficiency and guarantees M1 decomposability of a target pattern and the resulting circuit are disclosed. Embodiments include: determining a boundary abutting first and second cells in an IC; determining a side of a first edge pin in the first cell facing a side of a second edge pin in the second cell; determining a first vertical segment of at least a portion of the side of the first edge pin and a second vertical segment of at least a portion of the side of the second edge pin; designating an area between the first vertical segment and the boundary as a first portion of a routing zone; and designating an area between the second vertical segment and the boundary as a second portion of the routing zone.

摘要翻译： 公开了一种利用无色DPT M1路由放置的电路设计中的功能的方法，其保持高路由效率并保证目标模式和所得电路的M1可分解性。 实施例包括：确定与IC中的第一和第二小区邻接的边界; 确定所述第一单元中面向所述第二单元中的第二边缘销的一侧的第一边缘销的一侧; 确定第一边缘销的侧面的至少一部分的第一垂直段和第二边缘销的侧面的至少一部分的第二垂直段; 指定所述第一垂直段和所述边界之间的区域作为路由区的第一部分; 并且指定所述第二垂直段和所述边界之间的区域作为所述路由区的第二部分。

公开(公告)号：US20130244427A1

公开(公告)日：2013-09-19

申请号：US13418895

申请日：2012-03-13

申请人： Lei Yuan ,  Jongwook Kye

发明人： Lei Yuan ,  Jongwook Kye

IPC分类号： G06F17/50 ,  H01L21/308

CPC分类号： H01L21/0274 ,  G03F1/70

摘要： One illustrative method disclosed herein involves creating an overall target pattern that includes an odd-jogged feature with a crossover region that connects first and second line portions, wherein the crossover region has a first dimension in a first direction that is greater than a second dimension that is transverse to the first direction, decomposing the overall target pattern into a first sub-target pattern and a second sub-target pattern, wherein each of the sub-target patterns comprise a line portion and a first portion of the crossover region, and generating first and second sets of mask data corresponding to the first and second sub-target patterns, respectively.

摘要翻译： 本文公开的一种说明性方法包括创建包括具有连接第一和第二线部分的交叉区域的奇点运动特征的整体目标图案，其中，交叉区域具有大于第二尺寸的第一方向上的第一尺寸， 横向于第一方向，将总体目标图案分解为第一子目标图案和第二子目标图案，其中每个子目标图案包括线路部分和交叉区域的第一部分，并且产生 分别对应于第一和第二子目标图案的第一和第二组掩模数据。