公开(公告)号：US20060027868A1

公开(公告)日：2006-02-09

申请号：US11244291

申请日：2005-10-06

申请人： Bruce Doris ,  Oleg Gluschenkov ,  Huilong Zhu

发明人： Bruce Doris ,  Oleg Gluschenkov ,  Huilong Zhu

IPC分类号： H01L27/12

CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823828

摘要： Semiconductor structure formed on a substrate and process of forming the semiconductor. The semiconductor includes a plurality of field effect transistors having a first portion of field effect transistors (FETS) and a second portion of field effect transistors. A first stress layer has a first thickness and is configured to impart a first determined stress to the first portion of the plurality of field effect transistors. A second stress layer has a second thickness and is configured to impart a second determined stress to the second portion of the plurality of field effect transistors.

摘要翻译： 在衬底上形成的半导体结构和形成半导体的工艺。 半导体包括具有场效应晶体管（FETS）的第一部分和场效应晶体管的第二部分的多个场效应晶体管。 第一应力层具有第一厚度并且被配置为向多个场效应晶体管的第一部分施加第一确定的应力。 第二应力层具有第二厚度，并且被配置为将第二确定的应力赋予多个场效应晶体管的第二部分。

公开(公告)号：US20060014338A1

公开(公告)日：2006-01-19

申请号：US10710272

申请日：2004-06-30

申请人： Bruce Doris ,  Diane Boyd ,  Huilong Zhu

发明人： Bruce Doris ,  Diane Boyd ,  Huilong Zhu

IPC分类号： H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/785 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/66795 ,  H01L29/7842

摘要： A method (and structure) of forming an electronic device includes forming at least one localized stressor region within the device.

摘要翻译： 形成电子器件的方法（和结构）包括在器件内形成至少一个局部应力源区域。

公开(公告)号：US20050239242A1

公开(公告)日：2005-10-27

申请号：US10709248

申请日：2004-04-23

申请人： Huilong Zhu ,  Bruce Doris

发明人： Huilong Zhu ,  Bruce Doris

IPC分类号： H01L21/336 ,  H01L21/8238 ,  H01L21/84 ,  H01L27/12 ,  H01L29/786

CPC分类号： H01L29/785 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795

摘要： The present invention provides a device structure and method of forming a finFet device having stacked fins. The method of the present invention comprises: providing a substrate with a first semiconductor layer on a first insulator layer, a second insulator layer on the first semiconductor layer, and a second semiconductor layer on the second insulator layer; forming a first fin and a second fin in the second semiconductor layer; masking the first fin; and forming a third fin in the first semiconductor layer, where the second fin is stacked on the third fin. The structure of the present invention comprises: a semiconductor substrate having a first semiconductor layer on a first insulator layer, a second insulator layer on the first semiconductor layer, and a second semiconductor layer on the second insulator layer; a first and second fin formed in the second semiconductor layer; and a third fin formed in the first semiconductor layer, where the second fin is stacked on the third fin.

摘要翻译： 本发明提供一种形成具有堆叠翅片的鳍片装置的装置结构和方法。 本发明的方法包括：在第一绝缘体层上提供具有第一半导体层的衬底，在第一半导体层上提供第二绝缘体层，在第二绝缘体层上提供第二半导体层; 在所述第二半导体层中形成第一鳍片和第二鳍片; 掩蔽第一鳍; 以及在所述第一半导体层中形成第三鳍​​片，其中所述第二鳍片堆叠在所述第三鳍片上。 本发明的结构包括：具有在第一绝缘体层上的第一半导体层，第一半导体层上的第二绝缘体层和第二绝缘体层上的第二半导体层的半导体衬底; 形成在所述第二半导体层中的第一和第二鳍; 以及形成在第一半导体层中的第三鳍，​​其中第二鳍片堆叠在第三鳍片上。

公开(公告)号：US20050233565A1

公开(公告)日：2005-10-20

申请号：US10709129

申请日：2004-04-15

申请人： Huilong Zhu ,  Bruce Doris

发明人： Huilong Zhu ,  Bruce Doris

IPC分类号： H01L21/3205 ,  H01L21/336 ,  H01L29/786

CPC分类号： H01L29/785 ,  H01L29/66795

摘要： A method is provided for producing a fin structure on a semiconductor substrate using a thin SiGe layer to produce a void between a silicon substrate and a silicon fin portion. A fin structure produced by such a method is also provided.

摘要翻译： 提供了一种使用薄SiGe层在半导体衬底上制造鳍结构以在硅衬底和硅片部分之间产生空隙的方法。 还提供了通过这种方法制造的翅片结构。

公开(公告)号：US20050093030A1

公开(公告)日：2005-05-05

申请号：US10695748

申请日：2003-10-30

申请人： Bruce Doris ,  Haining Yang ,  Huilong Zhu

发明人： Bruce Doris ,  Haining Yang ,  Huilong Zhu

IPC分类号： H01L21/8238 ,  H01L29/76 ,  H01L21/336

CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823828 ,  H01L21/823864 ,  H01L29/6653 ,  H01L29/7843

摘要： In producing complementary sets of metal-oxide-semiconductor (CMOS) field effect transistors, including nMOS and pMOS transistors), carrier mobility is enhanced or otherwise regulated through the use of layering various stressed films over either the nMOS or pMOS transistor (or both), depending on the properties of the layer and isolating stressed layers from each other and other structures with an additional layer in a selected location. Thus both types of transistors on a single chip or substrate can achieve an enhanced carrier mobility, thereby improving the performance of CMOS devices and integrated circuits.

摘要翻译： 在制造互补的金属氧化物半导体（CMOS）场效应晶体管（包括nMOS和pMOS晶体管）的情况下，通过使用在nMOS或pMOS晶体管（或两者）上分层各种应力薄膜来增强或调节载流子迁移率， 取决于层的性质并且将应力层彼此隔离并且在所选位置具有附加层的其它结构。 因此，单个芯片或衬底上的两种类型的晶体管可以实现增强的载流子迁移率，从而提高CMOS器件和集成电路的性能。

公开(公告)号：US20070262361A1

公开(公告)日：2007-11-15

申请号：US11830464

申请日：2007-07-30

申请人： Huilong Zhu ,  Bruce Doris ,  Huajie Chen ,  Patricia Mooney ,  Stephen Bedell

发明人： Huilong Zhu ,  Bruce Doris ,  Huajie Chen ,  Patricia Mooney ,  Stephen Bedell

IPC分类号： H01L27/092

CPC分类号： H01L27/1203 ,  H01L21/76254 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84

摘要： The present invention provides a strained Si directly on insulator (SSDOI) substrate having multiple crystallographic orientations and a method of forming thereof. Broadly, but in specific terms, the inventive SSDOI substrate includes a substrate; an insulating layer atop the substrate; and a semiconducting layer positioned atop and in direct contact with the insulating layer, the semiconducting layer comprising a first strained Si region and a second strained Si region; wherein the first strained Si region has a crystallographic orientation different from the second strained Si region and the first strained Si region has a crystallographic orientation the same or different from the second strained Si region. The strained level of the first strained Si region is different from that of the second strained Si region.

摘要翻译： 本发明提供了具有多个结晶取向的应变Si直接绝缘体（SSDOI）基板及其形成方法。 广义上，但是具体来说，本发明的SSDOI基板包括基板; 衬底顶部的绝缘层; 以及位于顶部并与绝缘层直接接触的半导体层，所述半导体层包括第一应变Si区和第二应变Si区; 其中所述第一应变Si区具有不同于所述第二应变Si区的晶体取向，并且所述第一应变Si区具有与所述第二应变Si区相同或不同的晶体取向。 第一应变Si区域的应变水平与第二应变Si区域的应变水平不同。

公开(公告)号：US20070132039A1

公开(公告)日：2007-06-14

申请号：US11701377

申请日：2007-02-02

申请人： Bruce Doris ,  Diane Boyd ,  Huilong Zhu

发明人： Bruce Doris ,  Diane Boyd ,  Huilong Zhu

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L29/84

CPC分类号： H01L29/785 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/66795 ,  H01L29/7842

摘要： A method (and structure) of forming an electronic device includes forming at least one localized stressor region within the device.

摘要翻译： 形成电子器件的方法（和结构）包括在器件内形成至少一个局部应力源区域。

公开(公告)号：US20060125008A1

公开(公告)日：2006-06-15

申请号：US10905062

申请日：2004-12-14

申请人： Dureseti Chidambarrao ,  Bruce Doris ,  Oleg Gluschenkov ,  Omer Dokumaci ,  Huilong Zhu

发明人： Dureseti Chidambarrao ,  Bruce Doris ,  Oleg Gluschenkov ,  Omer Dokumaci ,  Huilong Zhu

IPC分类号： H01L27/12 ,  H01L21/84

CPC分类号： H01L21/84 ,  H01L27/1203 ,  H01L29/7843 ,  Y10S438/938

摘要： The present invention provides a strained-Si structure, in which the nFET regions of the structure are strained in tension and the pFET regions of the structure are strained in compression. Broadly the strained-Si structure comprises a substrate; a first layered stack atop the substrate, the first layered stack comprising a compressive dielectric layer atop the substrate and a first semiconducting layer atop the compressive dielectric layer, wherein the compressive dielectric layer transfers tensile stresses to the first semiconducting layer; and a second layered stack atop the substrate, the second layered stack comprising an tensile dielectric layer atop the substrate and a second semiconducting layer atop the tensile dielectric layer, wherein the tensile dielectric layer transfers compressive stresses to the second semiconducting layer. The tensile dielectric layer and the compressive dielectric layer preferably comprise nitride, such as Si3N4.

摘要翻译： 本发明提供一种应变Si结构，其中该结构的nFET区域被拉紧并且该结构的pFET区域被压缩而变形。 广义上，应变Si结构包括基底; 所述第一层叠堆叠包括位于所述衬底顶部的压缩介电层和位于所述压缩介电层顶部的第一半导体层，其中所述压缩介电层将拉伸应力传递到所述第一半导体层; 以及在所述衬底顶部的第二层叠堆叠，所述第二层叠堆叠包括位于所述衬底顶部的拉伸介电层和位于所述拉伸介电层顶部的第二半导体层，其中所述拉伸介电层将压缩应力传递到所述第二半导体层。 拉伸介电层和压电介电层优选包括氮化物，例如Si 3 N 4 N 4。

公开(公告)号：US20060060925A1

公开(公告)日：2006-03-23

申请号：US10711416

申请日：2004-09-17

申请人： Bruce Doris ,  Oleg Gluschenkov ,  MeiKei Ieong ,  Effendi Leobandung ,  Huilong Zhu

发明人： Bruce Doris ,  Oleg Gluschenkov ,  MeiKei Ieong ,  Effendi Leobandung ,  Huilong Zhu

IPC分类号： H01L29/78 ,  H01L21/8238

CPC分类号： H01L29/045 ,  H01L21/76275 ,  H01L21/76278 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/7842

摘要： Semiconductor structure and method to simultaneously achieve optimal stress type and current flow for both nFET and pFET devices, and for gates orientated in one direction, are disclosed. One embodiment of the method includes bonding a first wafer having a first surface direction and a first surface orientation atop a second wafer having a different second surface orientation and a different second surface direction; forming an opening through the first wafer to the second wafer; and forming a region in the opening coplanar with a surface of the first wafer, wherein the region has the second surface orientation and the second surface direction. The semiconductor device structure includes at least two active regions having different surface directions, each active region including one of a plurality of nFETs and a plurality of pFETs, and wherein a gate electrode orientation is such that the nFETs and the pFETs are substantially parallel to each other.

摘要翻译： 公开了同时实现nFET和pFET器件以及朝向一个方向的栅极的最佳应力类型和电流流动的半导体结构和方法。 该方法的一个实施例包括将具有第一表面方向的第一晶片和具有不同的第二表面取向和不同的第二表面方向的第二晶片顶部的第一表面取向接合; 形成通过所述第一晶片的开口到所述第二晶片; 以及在所述开口中形成与所述第一晶片的表面共面的区域，其中所述区域具有第二表面取向和所述第二表面方向。 半导体器件结构包括具有不同表面方向的至少两个有源区，每个有源区包括多个nFET和多个pFET中的一个，并且其中栅电极取向使得nFET和pFET基本上平行于每个 其他。

公开(公告)号：US20050236668A1

公开(公告)日：2005-10-27

申请号：US10709239

申请日：2004-04-23

申请人： Huilong Zhu ,  Bruce Doris ,  Huajie Chen

发明人： Huilong Zhu ,  Bruce Doris ,  Huajie Chen

IPC分类号： H01L21/20 ,  H01L21/28 ,  H01L21/8238 ,  H01L21/84 ,  H01L27/12 ,  H01L29/49 ,  H01L29/78 ,  H01L31/0392

CPC分类号： H01L29/7845 ,  H01L21/28035 ,  H01L21/823807 ,  H01L21/823828 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/4925 ,  H01L29/66545 ,  H01L29/7842

摘要： Structures and methods of manufacturing are disclosed of dislocation free stressed channels in bulk silicon and SOI (silicon on insulator) CMOS (complementary metal oxide semiconductor) devices by gate stress engineering with SiGe and/or Si:C. A CMOS device comprises a substrate of either bulk Si or SOI, a gate dielectric layer over the substrate, and a stacked gate structure of SiGe and/or Si:C having stresses produced at the interfaces of SSi(strained Si)/SiGe or SSi/Si:C in the stacked gate structure. The stacked gate structure has a first stressed film layer of large grain size Si or SiGe over the gate dielectric layer, a second stressed film layer of strained SiGe or strained Si:C over the first stressed film layer, and a semiconductor or conductor such as p(poly)-Si over the second stressed film layer.

摘要翻译： 公开了通过具有SiGe和/或Si：C的栅极应力工程的体硅和SOI（绝缘体上硅）CMOS（互补金属氧化物半导体）器件中的无位错应力通道的结构和方法。 CMOS器件包括块体Si或SOI的衬底，衬底上的栅极介电层，以及SiGe和/或Si：C的层叠栅极结构，其具有在SSi（应变Si）/ SiGe或SSi的界面处产生的应力 / Si：C在堆叠栅结构中。 层叠栅极结构在栅介质层上具有大晶粒尺寸的Si或SiGe的第一应力膜层，在第一应力膜层上的应变SiGe或应变Si：C的第二应力膜层，以及半导体或导体 p（聚）-Si在第二应力膜层上。