公开(公告)号：US07563704B2

公开(公告)日：2009-07-21

申请号：US11162666

申请日：2005-09-19

申请人： Chih-Chao Yang ,  Kaushik Chanda ,  Lawrence A. Clevenger ,  Yun-Yu Wang ,  Daewon Yang

发明人： Chih-Chao Yang ,  Kaushik Chanda ,  Lawrence A. Clevenger ,  Yun-Yu Wang ,  Daewon Yang

IPC分类号： H01L21/4763 ,  H01L21/44

CPC分类号： H01L21/76834 ,  H01L21/76832 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnect structure and method of making the same are provided. The interconnect structure includes a dielectric layer having a patterned opening, a metal feature disposed in the patterned opening, and a dielectric cap overlying the metal feature. The dielectric cap has an internal tensile stress, the stress helping to avoid electromigration from occurring in a direction away from the metal line, especially when the metal line has tensile stress.

摘要翻译： 提供了互连结构及其制造方法。 互连结构包括具有图案化开口的电介质层，设置在图案化开口中的金属特征以及覆盖金属特征的电介质盖。 电介质盖具有内部拉伸应力，该应力有助于避免在远离金属线的方向上发生电迁移，特别是当金属线具有拉伸应力时。

公开(公告)号：US07479869B2

公开(公告)日：2009-01-20

申请号：US11869218

申请日：2007-10-09

申请人： Chih-Chao Yang ,  Kaushik Chanda ,  Shyng-Tsong Chen

发明人： Chih-Chao Yang ,  Kaushik Chanda ,  Shyng-Tsong Chen

IPC分类号： H01C1/012

CPC分类号： H01L29/86 ,  H01L23/5228 ,  H01L2924/0002 ,  H04W36/08 ,  H04W88/08 ,  H04W88/18 ,  H01L2924/00

摘要： A metal resistor and resistor material are disclosed. The metal resistor may include an infused metal selected from the group consisting of: copper (Cu) infused with at least one of silicon (Si), nitrogen (N2), carbon (C), tantalum (Ta), titanium (Ti) and tungsten (W), and aluminum infused with at least one of silicon (Si), nitrogen (N2), carbon (C), tantalum (Ta), titanium (Ti) and tungsten (W). The resistor material may include one of: copper (Cu) infused with at least one of silicon (Si), nitrogen (2), carbon (C), tantalum (Ta), titanium (Ti) and tungsten (W), and aluminum infused with at least one of silicon (Si), nitrogen (N2), carbon (C), tantalum (Ta), titanium (Ti) and tungsten (W).

摘要翻译： 公开了一种金属电阻器和电阻器材料。 金属电阻器可以包括从由以下组成的组中输入的输入金属：铜（Cu），其输入硅（Si），氮（N 2），碳（C），钽（Ta），钛（Ti）和 钨（W）和铝（Si），氮（N 2），碳（C），钽（Ta），钛（Ti）和钨（W））中的至少一种的铝。 电阻材料可以包括以下之一：用硅（Si），氮（2），碳（C），钽（Ta），钛（Ti）和钨（W）中的至少一种注入的铜（Cu） 注入硅（Si），氮（N2），碳（C），钽（Ta），钛（Ti）和钨（W））中的至少一种。

公开(公告)号：US20090006014A1

公开(公告)日：2009-01-01

申请号：US11769265

申请日：2007-06-27

申请人： Kaushik Chanda ,  Fen Chen ,  Paul S. McLaughlin ,  Ernest Y. Wu

发明人： Kaushik Chanda ,  Fen Chen ,  Paul S. McLaughlin ,  Ernest Y. Wu

IPC分类号： G01R27/26 ,  G01B21/28

CPC分类号： H01L22/34 ,  H01L22/12

摘要： A method for determining a line-to-line spacing of a device. The method includes experimentally determining a slope kCA, experimentally determining a slope kSE and determining a line-to-line spacing of a device from the slope kCA and the slope kSE. A structure for performing the method includes a non-destructive line-to-line spacing characterization macro.

摘要翻译： 一种用于确定设备的行间距的方法。 该方法包括实验地确定斜率kCA，通过实验确定斜率kSE并且从斜率kCA和斜率kSE确定装置的线间距离。 用于执行该方法的结构包括非破坏性的线间距表征宏。

公开(公告)号：US20080231312A1

公开(公告)日：2008-09-25

申请号：US12154304

申请日：2008-05-22

申请人： Kaushik Chanda ,  Birendra Agarwala ,  Lawrence A. Clevenger ,  Andrew P. Cowley ,  Ronald G. Filippi ,  Jason P. Gill ,  Tom C. Lee ,  Baozhen Li ,  Paul S. McLaughlin ,  Du B. Nguyen ,  Hazara S. Rathore ,  Timothy D. Sullivan ,  Chih-Chao Yang

发明人： Kaushik Chanda ,  Birendra Agarwala ,  Lawrence A. Clevenger ,  Andrew P. Cowley ,  Ronald G. Filippi ,  Jason P. Gill ,  Tom C. Lee ,  Baozhen Li ,  Paul S. McLaughlin ,  Du B. Nguyen ,  Hazara S. Rathore ,  Timothy D. Sullivan ,  Chih-Chao Yang

IPC分类号： G01R31/26

CPC分类号： G01R31/2858 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure representative of a conductive interconnect of a microelectronic element is provided, which may include a conductive metallic plate having an upper surface, a lower surface, and a plurality of peripheral edges extending between the upper and lower surfaces, the upper surface defining a horizontally extending plane. The structure may also include a lower via having a top end in conductive communication with the metallic plate and a bottom end vertically displaced from the top end. A lower conductive or semiconductive element can be in contact with the bottom end of the lower via. An upper metallic via can lie in at least substantial vertical alignment with the lower conductive via, the upper metallic via having a bottom end in conductive communication with the metallic plate and a top end vertically displaced from the bottom end. The upper metallic via may have a width at least about ten times than the length of the metallic plate and about ten times smaller than the width of the metallic plate. The structure may further include an upper metallic line element in contact with the top end of the upper metallic via.

摘要翻译： 提供了表示微电子元件的导电互连的结构，其可以包括具有上表面，下表面和在上表面和下表面之间延伸的多个周边边缘的导电金属板，上表面限定水平 延伸平面 该结构还可以包括具有与金属板导电连通的顶端和从顶端垂直移位的底端的下通孔。 下导电或半导体元件可以与下通孔的底端接触。 上金属通孔可以与下导电通孔至少基本垂直对准，上金属通孔具有与金属板导电连通的底端和从底端垂直移位的顶端。 上部金属通孔的宽度可以比金属板的长度至少大约十倍，并且比金属板的宽度小约十倍。 该结构还可以包括与上金属通孔的顶端接触的上金属线元件。

公开(公告)号：US20080107149A1

公开(公告)日：2008-05-08

申请号：US12004011

申请日：2007-12-19

申请人： Kaushik Chanda ,  Birendra Agarwala ,  Lawrence Clevenger ,  Andrew Cowley ,  Ronald Filippi ,  Jason Gill ,  Tom Lee ,  Baozhen Li ,  Paul McLaughlin ,  Du Nguyen ,  Hazara Rathore ,  Timothy Sullivan ,  Chih-Chao Yang

发明人： Kaushik Chanda ,  Birendra Agarwala ,  Lawrence Clevenger ,  Andrew Cowley ,  Ronald Filippi ,  Jason Gill ,  Tom Lee ,  Baozhen Li ,  Paul McLaughlin ,  Du Nguyen ,  Hazara Rathore ,  Timothy Sullivan ,  Chih-Chao Yang

IPC分类号： G01N25/72 ,  G01R31/26

CPC分类号： G01R31/2858 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： A microelectronic element such as a chip or microelectronic wiring substrate is provided which includes a plurality of conductive interconnects for improved resistance to thermal stress. At least some of the conductive interconnects include a metallic plate, a metallic connecting line and an upper metallic via. The metallic connecting line has an upper surface at least substantially level with an upper surface of the metallic plate, an inner end connected to the metallic plate at one of the peripheral edges, and an outer end horizontally displaced from the one peripheral edge. The metallic connecting line has a width much smaller than the width of the one peripheral edge of the metallic plate and has length greater than the width of the one peripheral edge. The upper metallic via has a bottom end in contact with the metallic connecting line at a location that is horizontally displaced from the one peripheral edge by at least about 3 microns (μm).

摘要翻译： 提供了诸如芯片或微电子布线基板的微电子元件，其包括用于改善耐热应力的多个导电互连。 至少一些导电互连件包括金属板，金属连接线和上金属通孔。 所述金属连接线具有与所述金属板的上表面至少基本平齐的上表面，在所述周边边缘中的一个处连接到所述金属板的内端和从所述一个周边边缘水平移位的外端。 金属连接线的宽度远小于金属板的一个周边边缘的宽度，并且其长度大于一个周边边缘的宽度。 上金属通孔在与一个外围边缘水平位移至少约3微米（mum）的位置处具有与金属连接线接触的底端。

公开(公告)号：US20070158851A1

公开(公告)日：2007-07-12

申请号：US11306825

申请日：2006-01-12

申请人： Kaushik Chanda ,  James Demarest ,  Ronald Filippi ,  Roy Iggulden ,  Edward Kiewra ,  Vincent McGahay ,  Ping-Chuan Wang ,  Yun-Yu Wang

发明人： Kaushik Chanda ,  James Demarest ,  Ronald Filippi ,  Roy Iggulden ,  Edward Kiewra ,  Vincent McGahay ,  Ping-Chuan Wang ,  Yun-Yu Wang

IPC分类号： H01L21/4763 ,  H01L23/48

CPC分类号： H01L23/53238 ,  H01L21/76846 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： In the back end of an integrated circuit employing dual-damascene interconnects, the interconnect members have a first non-conformal liner that has a thicker portion at the top of the trench level of the interconnect; and a conformal second liner that combines with the first liner to block diffusion of the metal fill material.

摘要翻译： 在采用双镶嵌互连的集成电路的后端中，互连构件具有第一非保形衬套，其在互连的沟槽级的顶部具有较厚的部分; 以及与第一衬垫结合以阻挡金属填充材料的扩散的共形第二衬垫。

公开(公告)号：US20060098862A1

公开(公告)日：2006-05-11

申请号：US10904434

申请日：2004-11-10

申请人： James Demarest ,  Kaushik Chanda ,  Derren Dunn ,  Yun-Yu Wang

发明人： James Demarest ,  Kaushik Chanda ,  Derren Dunn ,  Yun-Yu Wang

IPC分类号： G06K9/00

CPC分类号： G01N21/9501

摘要： Fail sites in a semiconductor are isolated through a difference image of a fail area and a healthy area. The fail area comprises an image of a semiconductor with a fail. The healthy area comprises an image of a semiconductor absent the fail or, in other words, an image of a semiconductor with healthy structure. Instructions cause a variation in the intensities of the difference image to appear at the fail site.

摘要翻译： 通过故障区域和健康区域的差异图像隔离半导体中的故障点。 故障区域包括具有故障的半导体的图像。 健康区域包括没有失败的半导体图像，换句话说，包括具有健康结构的半导体的图像。 说明会导致差异图像强度的变化出现在故障现场。

公开(公告)号：US08962467B2

公开(公告)日：2015-02-24

申请号：US13399266

申请日：2012-02-17

申请人： Griselda Bonilla ,  Kaushik Chanda ,  Samuel S. Choi ,  Ronald G. Filippi ,  Stephan Grunow ,  Naftali E. Lustig ,  Andrew H. Simon ,  Junjing Bao

发明人： Griselda Bonilla ,  Kaushik Chanda ,  Samuel S. Choi ,  Ronald G. Filippi ,  Stephan Grunow ,  Naftali E. Lustig ,  Andrew H. Simon ,  Junjing Bao

IPC分类号： H01L21/44

CPC分类号： H01L23/5256 ,  H01H69/02 ,  H01H85/046 ,  H01H2085/0275 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  Y10T29/49107 ,  H01L2924/00

摘要： Structure providing more reliable fuse blow location, and method of making the same. A vertical metal fuse blow structure has, prior to fuse blow, an intentionally damaged portion of the fuse conductor. The damaged portion helps the fuse blow in a known location, thereby decreasing the resistance variability in post-blow circuits. At the same time, prior to fuse blow, the fuse structure is able to operate normally. The damaged portion of the fuse conductor is made by forming an opening in a cap layer above a portion of the fuse conductor, and etching the fuse conductor. Preferably, the opening is aligned such that the damaged portion is on the top corner of the fuse conductor. A cavity can be formed in the insulator adjacent to the damaged fuse conductor. The damaged fuse structure having a cavity can be easily incorporated in a process of making integrated circuits having air gaps.

摘要翻译： 提供更可靠的保险丝熔断位置的结构及其制作方法。 在熔断器熔断之前，垂直金属保险丝熔断结构在熔丝导体有意损坏的部分。 损坏的部分有助于熔断器在已知位置中熔断，从而降低后吹回路中的电阻变化。 同时，在保险丝熔断之前，保险丝结构能够正常工作。 熔丝导体的损坏部分是通过在保险丝导体的一部分上方的盖层中形成开口，并蚀刻熔丝导体而制成的。 优选地，开口对准，使得损坏部分在熔丝导体的顶角上。 可以在与损坏的保险丝导体相邻的绝缘体中形成空腔。 具有空腔的损坏的保险丝结构可以容易地结合在制造具有气隙的集成电路的过程中。

公开(公告)号：US20130234284A1

公开(公告)日：2013-09-12

申请号：US13414742

申请日：2012-03-08

申请人： Griselda Bonilla ,  Kaushik Chanda ,  Samuel Sung Shik Choi ,  Ronald G. Filippi ,  Stephan Grunow ,  Naftali Eliahu Lustig ,  Andrew H. Simon

发明人： Griselda Bonilla ,  Kaushik Chanda ,  Samuel Sung Shik Choi ,  Ronald G. Filippi ,  Stephan Grunow ,  Naftali Eliahu Lustig ,  Andrew H. Simon

IPC分类号： H01L23/525 ,  H01L21/02

CPC分类号： H01L23/5256 ,  H01L23/53233 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A fuse structure includes within an aperture within a dielectric layer located over a substrate that exposes a conductor contact layer within the substrate a seed layer interposed between the conductor contact layer and another conductor layer. The seed layer includes a doped copper material that includes a dopant immobilized predominantly within the seed layer. The fuse structure may be severed while not severing a conductor interconnect structure also located over the substrate that exposes a second conductor contact layer within a second aperture. In contrast with the fuse structure that includes the doped seed layer having the immobilized dopant, the interconnect structure includes a doped seed layer having a mobile dopant.

摘要翻译： 熔丝结构包括在位于衬底之上的电介质层内的孔内，孔暴露在衬底内的导体接触层，介于导体接触层和另一导体层之间的晶种层。 种子层包括掺杂的铜材料，其包括主要在种子层内固定的掺杂剂。 可以切断熔丝结构，同时不切断也位于衬底上的导体互连结构，所述导体互连结构在第二孔内暴露第二导体接触层。 与包括具有固定化掺杂剂的掺杂种子层的熔丝结构相反，互连结构包括具有可移动掺杂剂的掺杂种子层。

公开(公告)号：US20130176073A1

公开(公告)日：2013-07-11

申请号：US13348011

申请日：2012-01-11

申请人： Junjing Bao ,  Griselda Bonilla ,  Kaushik Chanda ,  Samuel S. Choi ,  Ronald Filippi ,  Stephan Grunow ,  Naftali E. Lustig ,  Dan Moy ,  Andrew H. Simon

发明人： Junjing Bao ,  Griselda Bonilla ,  Kaushik Chanda ,  Samuel S. Choi ,  Ronald Filippi ,  Stephan Grunow ,  Naftali E. Lustig ,  Dan Moy ,  Andrew H. Simon

IPC分类号： H01H37/76 ,  H01L21/768 ,  B44C1/22 ,  H01L23/525

CPC分类号： H01L23/5256 ,  H01H2085/0275 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76811 ,  H01L21/76816 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： A BEOL e-fuse is disclosed which reliably blows in the via and can be formed even in the tightest pitch BEOL layers. The BEOL e-fuse can be formed utilizing a line first dual damascene process to create a sub-lithographic via to be the programmable link of the e-fuse. The sub-lithographic via can be patterned using standard lithography and the cross section of the via can be tuned to match the target programming current.

摘要翻译： 公开了一种BEOL电子熔断器，其可靠地吹入通孔并且甚至可以在最窄的节距BEOL层中形成。 BEOL电子熔断器可以利用线路第一双镶嵌工艺形成，以创建一个亚光刻通孔，作为电子熔丝的可编程链路。 亚光刻通孔可以使用标准光刻图案化，并且通孔的横截面可以被调谐以匹配目标编程电流。