利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

40 条记录 (耗时 0.051 秒)

    Methods of manufacturing three-dimensional semiconductor devices
    31.
    发明授权
    Methods of manufacturing three-dimensional semiconductor devices 有权
    制造三维半导体器件的方法

    公开(公告)号：US08741761B2

    公开(公告)日：2014-06-03

    申请号：US13165256

    申请日：2011-06-21

    申请人： Jaegoo Lee ,  Byungkwan You ,  Youngwoo Park ,  Kwang Soo Seol

    发明人： Jaegoo Lee ,  Byungkwan You ,  Youngwoo Park ,  Kwang Soo Seol

    IPC分类号： H01L23/3205 ,  H01L21/31

    CPC分类号： H01L21/3205 ,  H01L27/11578 ,  H01L27/11582

    摘要： Methods of manufacturing three-dimensional semiconductor devices that may include forming a first spacer on a sidewall inside a first opening formed in a first stack structure, forming a sacrificial filling pattern on the spacer to fill the first opening, forming a second stack structure including a second opening exposing the sacrificial filling pattern on the first stack structure, forming a second spacer on a sidewall inside the second opening, removing the sacrificial filling pattern and removing the first spacer and the second spacer.

    摘要翻译： 制造三维半导体器件的方法，其可以包括在形成在第一堆叠结构中的第一开口内的侧壁上形成第一间隔物，在间隔物上形成牺牲填充图案以填充第一开口，形成第二堆叠结构， 在所述第一堆叠结构上暴露所述牺牲填充图案的第二开口，在所述第二开口内的侧壁上形成第二间隔件，去除所述牺牲填充图案并移除所述第一间隔件和所述第二间隔件。

    Nonvolatile memory device and method of forming the same
    33.
    发明授权
    Nonvolatile memory device and method of forming the same 有权
    非易失存储器件及其形成方法

    公开(公告)号：US08581321B2

    公开(公告)日：2013-11-12

    申请号：US13281612

    申请日：2011-10-26

    申请人： Byoungkeun Son ,  Changhyun Lee ,  Jaegoo Lee ,  Kwang Soo Seol ,  Byungkwan You

    发明人： Byoungkeun Son ,  Changhyun Lee ,  Jaegoo Lee ,  Kwang Soo Seol ,  Byungkwan You

    IPC分类号： H01L29/792 ,  H01L29/76

    CPC分类号： H01L29/66833 ,  H01L27/11582 ,  H01L29/7926

    摘要： A nonvolatile memory device and a method of forming the same, the device including a semiconductor substrate; a plurality of gate patterns stacked on the semiconductor substrate; inter-gate dielectric patterns between the gate patterns; active pillars sequentially penetrating the gate patterns and the inter-gate dielectric patterns to contact the semiconductor substrate; and a gate insulating layer between the active pillars and the gate patterns, wherein corners of the gate patterns adjacent to the active pillars are rounded.

    摘要翻译： 非易失性存储器件及其形成方法，所述器件包括半导体衬底; 堆叠在所述半导体衬底上的多个栅极图案; 栅极图案之间的栅极间电介质图案; 依次穿过栅极图案和栅极间电介质图案以接触半导体衬底的有源支柱; 以及在活性柱和栅极图案之间的栅极绝缘层，其中与活性柱相邻的栅极图案的角部是圆形的。

    Nano-magnetic memory device and method of manufacturing the device
    34.
    发明申请
    Nano-magnetic memory device and method of manufacturing the device 审中-公开
    纳米磁存储器件及其制造方法

    公开(公告)号：US20100032737A1

    公开(公告)日：2010-02-11

    申请号：US11604679

    申请日：2006-11-28

    申请人： Kwang Soo Seol ,  Jae Young Choi ,  Dong Kee Yi ,  Seong Jae Choi

    发明人： Kwang Soo Seol ,  Jae Young Choi ,  Dong Kee Yi ,  Seong Jae Choi

    IPC分类号： H01L29/82 ,  H01L21/00

    CPC分类号： H01L43/08 ,  B82Y10/00 ,  B82Y25/00 ,  G11C11/14 ,  G11C11/54 ,  H01L27/228

    摘要： A nano-magnetic memory device capable of writing/reading multi data in the nano-magnetic memory cell by controlling an amount of an induced current which is formed after a magnetic nanodot is perturbed and rearranged according to a word line current flowing from the first electrode through a nanowire of the nano-magnetic memory device to the second electrode. Consequently, a size of the memory device is reduced and a density of the memory device may be improved by providing a simplified nano-magnetic memory device of which a cell size is smaller.

    摘要翻译： 一种能够通过控制根据从第一电极流过的字线电流对磁性纳米点进行扰动和重新布置之后形成的感应电流的量来在纳米磁性存储单元中写入/读取多个数据的纳米磁性存储器件 通过纳米线的纳米磁性存储器件到第二电极。 因此，存储器件的尺寸减小，并且可以通过提供其单元尺寸较小的简化的纳米磁性存储器件来提高存储器件的密度。

    Memory device
    36.
    发明授权
    Memory device 有权
    内存设备

    公开(公告)号：US09129861B2

    公开(公告)日：2015-09-08

    申请号：US14530638

    申请日：2014-10-31

    申请人： Kwang Soo Seol ,  JinTae Kang ,  Seong Soon Cho

    发明人： Kwang Soo Seol ,  JinTae Kang ,  Seong Soon Cho

    IPC分类号： G11C11/34 ,  G11C16/04 ,  H01L27/115 ,  H01L29/792 ,  H01L29/423 ,  H01L29/66 ,  H01L29/788 ,  H01L29/06 ,  H01L29/41

    CPC分类号： H01L27/11582 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11573 ,  H01L29/0676 ,  H01L29/413 ,  H01L29/42332 ,  H01L29/66825 ,  H01L29/7889 ,  H01L29/7926

    摘要： Provided is a memory device including first to third selection lines extending in a first direction and sequentially arranged in a second direction crossing the first direction, multiple sets of first to third vertical pillars, each set coupled with a corresponding one of the first to third selection lines and sequentially arranged in the second direction, a first sub-interconnection connecting the third vertical pillar coupled with the first selection line to the first vertical pillar coupled with the second selection line, a second sub-interconnection connecting the third vertical pillar coupled with the second selection line to the first vertical pillar coupled with the third selection line, and bit lines extending in the second direction and connected to corresponding ones of the first and second sub-interconnections.

    摘要翻译： 提供了一种存储装置，包括：沿第一方向延伸的第一至第三选择线，并且沿与第一方向交叉的第二方向依次布置;多组第一至第三垂直柱，每组选择与第一至第三选择对应的一个组合 并且顺序地布置在第二方向上，将与第一选择线耦合的第三垂直柱连接到与第二选择线耦合的第一垂直柱的第一子互连，连接与第二选择线耦合的第三垂直柱的第二子互连 与第三选择线耦合的第一垂直柱的第二选择线，以及沿第二方向延伸并连接到第一和第二子互连中的对应的位线的位线。

    Methods Of Manufacturing Three-Dimensional Semiconductor Devices
    37.
    发明申请
    Methods Of Manufacturing Three-Dimensional Semiconductor Devices 有权
    制造三维半导体器件的方法

    公开(公告)号：US20110312174A1

    公开(公告)日：2011-12-22

    申请号：US13165256

    申请日：2011-06-21

    申请人： Jaegoo Lee ,  Byungkwan You ,  Youngwoo Park ,  Kwang Soo Seol

    发明人： Jaegoo Lee ,  Byungkwan You ,  Youngwoo Park ,  Kwang Soo Seol

    IPC分类号： H01L21/3205 ,  H01L21/31

    CPC分类号： H01L21/3205 ,  H01L27/11578 ,  H01L27/11582

    摘要： Methods of manufacturing three-dimensional semiconductor devices that may include forming a first spacer on a sidewall inside a first opening formed in a first stack structure, forming a sacrificial filling pattern on the spacer to fill the first opening, forming a second stack structure including a second opening exposing the sacrificial filling pattern on the first stack structure, forming a second spacer on a sidewall inside the second opening, removing the sacrificial filling pattern and removing the first spacer and the second spacer.

    摘要翻译： 制造三维半导体器件的方法，其可以包括在形成在第一堆叠结构中的第一开口内的侧壁上形成第一间隔物，在间隔物上形成牺牲填充图案以填充第一开口，形成第二堆叠结构， 在所述第一堆叠结构上暴露所述牺牲填充图案的第二开口，在所述第二开口内的侧壁上形成第二间隔件，去除所述牺牲填充图案并移除所述第一间隔件和所述第二间隔件。

    Memory device and memory programming method
    39.
    发明申请
    Memory device and memory programming method 审中-公开
    存储器和存储器编程方法

    公开(公告)号：US20100027351A1

    公开(公告)日：2010-02-04

    申请号：US12382035

    申请日：2009-03-06

    申请人： Kwang Soo Seol

    发明人： Kwang Soo Seol

    IPC分类号： G11C16/04 ,  G06F12/00 ,  G06F12/02

    CPC分类号： G11C16/10 ,  G11C11/5628

    摘要： A memory device and a memory programming method are provided. The memory device may program data in a multi-level cell (MLC) or a multi-bit cell (MBC) memory device. The memory device may include a memory cell array, a programming unit and a program level stabilization unit. The memory cell array may include a plurality of multi-level cells. The programming unit may be configured to program a first data page in the plurality of multi-level cells and to program a second data page in the plurality of multi-level cells having the programmed first data page. The program level stabilization unit may be configured to stabilize a program level of at least one of the first data page and the second data page.

    摘要翻译： 提供了存储器件和存储器编程方法。 存储器件可以在多级单元（MLC）或多位单元（MBC）存储器件中编程数据。 存储器件可以包括存储单元阵列，编程单元和程序级稳定单元。 存储单元阵列可以包括多个多电平单元。 编程单元可以被配置为对多个多电平单元中的第一数据页进行编程，并对具有编程的第一数据页的多个多电平单元编程第二数据页。 程序级稳定单元可以被配置为稳定第一数据页和第二数据页中的至少一个的程序级。

    Memory device and method of storing data
    40.
    发明申请
    Memory device and method of storing data 有权
    存储设备和存储数据的方法

    公开(公告)号：US20090292973A1

    公开(公告)日：2009-11-26

    申请号：US12453814

    申请日：2009-05-22

    申请人： Kwang Soo Seol ,  Sung Il Park ,  Kyoung Lae Cho ,  In Sung Joe

    发明人： Kwang Soo Seol ,  Sung Il Park ,  Kyoung Lae Cho ,  In Sung Joe

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/611 ,  G06F11/1072 ,  G11C7/1006 ,  G11C11/5642 ,  G11C16/26 ,  G11C29/00 ,  H03M13/13 ,  H03M13/15 ,  H03M13/27 ,  H03M13/2732 ,  H03M13/2906 ,  H03M13/3707 ,  H03M13/3715 ,  H03M13/47

    摘要： Memory devices and/or methods of storing memory data bits may be provided. A memory device may include a multi-level cell (MLC) array including a plurality of MLCs, an error correction unit configured to encode data to be recorded in an MLC, where the encoded data is converted to convert the encoded data into a codeword, an error pattern analysis unit configured to analyze a first data pattern included in the codeword corresponding to an error pattern included in the codeword and a data conversion unit configured to convert the analyzed first data pattern into a second data pattern. According to the above memory devices and/or methods, it may be possible to efficiently reduce a data error that occurs when the data is stored for a relatively long period of time, thereby improving reliability.

    摘要翻译： 可以提供存储器件和/或存储存储器数据位的方法。 存储器装置可以包括包括多个MLC的多级单元（MLC）阵列，错误校正单元，被配置为对要记录在MLC中的数据进行编码，其中编码数据被转换以将编码数据转换为码字， 错误模式分析单元，被配置为分析与码字中包含的错误模式相对应的码字中包含的第一数据模式;以及数据转换单元，被配置为将所分析的第一数据模式转换为第二数据模式。 根据上述存储器件和/或方法，可以有效地减少在数据存储较长时间段时发生的数据错误，从而提高可靠性。