公开(公告)号：US5680578A

公开(公告)日：1997-10-21

申请号：US479782

申请日：1995-06-07

申请人： Drew J. Dutton ,  David S. Christie

发明人： Drew J. Dutton ,  David S. Christie

IPC分类号： G06F9/318 ,  G06F9/38 ,  G06F12/00

CPC分类号： G06F9/30185 ,  G06F9/34 ,  G06F9/3844

摘要： A microprocessor is provided which expands the functionality and/or performance of the implemented architecture in transparent and/or non-transparent ways. The microprocessor is configured to detect the presence of segment override prefixes in instruction code sequences being executed in flat memory mode and to use the prefix value to control internal and/or external functions. Additionally, the microprocessor may be configured to signal a change or modification of the normal execution of the instruction(s) which follow. Many embodiments are shown which use the segment override prefixes to expand the performance or capability of the microprocessor. Backward compatibility with older implementations of the x86 architecture may be maintained when implementing transparent embodiments.

摘要翻译： 提供了一种微处理器，其以透明和/或不透明的方式扩展了实施的架构的功能和/或性能。 微处理器被配置为检测在平面存储器模式下执行的指令代码序列中是否存在段重写前缀，并且使用前缀值来控制内部和/或外部功能。 另外，微处理器可以被配置为发信号通知随后的指令的正常执行的改变或修改。 示出了使用段重写前缀来扩展微处理器的性能或能力的许多实施例。 在实现透明实施例时，可以维护与旧版本的x86架构的向后兼容性。

公开(公告)号：US5590352A

公开(公告)日：1996-12-31

申请号：US233567

申请日：1994-04-26

申请人： Gerald D. Zuraski, Jr. ,  Scott A. White ,  Murali S. Chinnakonda ,  David S. Christie

发明人： Gerald D. Zuraski, Jr. ,  Scott A. White ,  Murali S. Chinnakonda ,  David S. Christie

IPC分类号： G06F9/30 ,  G06F9/302 ,  G06F9/312 ,  G06F9/318 ,  G06F9/38

CPC分类号： G06F9/30043 ,  G06F9/30014 ,  G06F9/30036 ,  G06F9/30112 ,  G06F9/30192 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857

摘要： A pipelined or superscalar processor (10) that executes operations utilizing operand data of variable bit widths improves parallel performance by partitioning a fixed bit width operand (200) into several partial operand fields (215, 216 and 217), and checking for data dependencies, tagging and forwarding data in these fields independently of one another. An instruction decoder (18) concurrently dispatches multiple ROPs to various functional units (20, 21, 22 and 80). Conflicts which arise with respect to register resources are resolved through register renaming. However, implementation of register renaming is difficult when register structures are overlapping. The present invention supports independent dependency checking, tagging and forwarding of partial bit fields of a register operand which, in combination, allow renaming of registers. Therefore, the variable width register operand structure greatly assists the processor to resolve data dependencies. Operands are tagged by a reorder buffer (26) and supplied with data when it becomes available without regard for the type of data. This method of dependency resolution supports parallel performance of operations and provides a substantial improvement in overall speed of processing. Thus, the processor promotes parallel processing of operations that act upon overlapping data structures which otherwise resist parallel handling.

摘要翻译： 使用可变位宽的操作数数据执行操作的流水线或超标量处理器（10）通过将固定位宽操作数（200）划分成几个部分操作数字段（215,216和217）来提高并行性能，并且检查数据依赖性， 在这些字段中标记和转发数据，彼此独立。 指令解码器（18）同时将多个ROP调度到各种功能单元（20,21,22和80）。 通过注册重命名来解决与注册资源有关的冲突。 然而，当寄存器结构重叠时，实现寄存器重命名是困难的。 本发明支持对寄存器操作数的部分位字段的独立依赖性检查，标记和转发，其组合允许寄存器重命名。 因此，可变宽度寄存器操作数结构大大有助于处理器解决数据依赖性。 操作数由重排序缓冲器（26）标记，并在数据可用时提供数据，而不考虑数据类型。 这种依赖关系的方法支持并行的操作性能，并提供整体处理速度的实质性改进。 因此，处理器促进对重叠的数据结构起作用的操作的并行处理，否则其将抵抗并行处理。

公开(公告)号：US08739164B2

公开(公告)日：2014-05-27

申请号：US12711851

申请日：2010-02-24

申请人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin Pohlack

发明人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin Pohlack

IPC分类号： G06F9/46 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F9/466 ,  G06F9/30087 ,  G06F9/3834

摘要： An apparatus and method is disclosed for a computer processor configured to access a memory shared by a plurality of processing cores and to execute a plurality of memory access operations in a transactional mode as a single atomic transaction and to suspend the transactional mode in response to determining an implicit suspend condition, such as a program control transfer. As part of executing the transaction, the processor marks data accessed by the speculative memory access operations as being speculative data. In response to determining a suspend condition (including by detecting a control transfer in an executing thread) the processor suspends the transactional mode of execution, which includes setting a suspend flag and suspending marking speculative data. If the processor later detects a resumption condition (e.g., a return control transfer corresponding to a return from the control transfer), the processor is configured to resume the marking of speculative data.

摘要翻译： 公开了一种用于计算机处理器的设备和方法，该计算机处理器被配置为访问由多个处理核心共享的存储器，并且以事务模式执行多个存储器访问操作作为单个原子事务，并响应确定事件来暂停事务模式 一个隐式挂起条件，如程序控制转移。 作为执行事务的一部分，处理器将通过推测存储器访问操作访问的数据标记为推测数据。 响应于确定暂停条件（包括通过检测执行线程中的控制传输），处理器暂停执行的事务模式，其包括设置挂起标志和暂停标记推测数据。 如果处理器稍后检测到恢复条件（例如，对应于来自控制传输的返回的返回控制传送），则处理器被配置为恢复对推测数据的标记。

公开(公告)号：US20120233411A1

公开(公告)日：2012-09-13

申请号：US13041867

申请日：2011-03-07

申请人： Martin T. Pohlack ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  David S. Christie ,  Jaewoong Chung

发明人： Martin T. Pohlack ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  David S. Christie ,  Jaewoong Chung

IPC分类号： G06F12/00

CPC分类号： G06F12/1072 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/467 ,  G06F12/0815 ,  G06F12/1027

摘要： A system and method are disclosed for allowing protection of larger areas than memory lines by monitoring accessed and dirty bits in page tables. More specifically, in some embodiments, a second associative structure with a different granularity is provided to filter out a large percentage of false positives. By providing the associative structure with sufficient size, the structure exactly specifies a region in which conflicting cache lines lie. If entries within this region are evicted from the structure, enabling the tracking for the entire index filters out a substantial number of false positives (depending on a granularity and a number of indices present). In some embodiments, this associative structure is similar to a translation look aside buffer (TLB) with 4 k, 2M entries.

摘要翻译： 公开了一种系统和方法，用于通过监视页表中的访问和脏位来允许保护比存储线更大的区域。 更具体地，在一些实施例中，提供具有不同粒度的第二关联结构以过滤大量的误报。 通过提供具有足够大小的关联结构，该结构精确地指定了冲突的高速缓存行所在的区域。 如果该区域内的条目被从结构中逐出，则使整个索引的跟踪能够滤除大量的假阳性（取决于存在的粒度和数量）。 在一些实施例中，该关联结构类似于具有4k，2M条目的翻译旁边缓冲器（TLB）。

公开(公告)号：US08127057B2

公开(公告)日：2012-02-28

申请号：US12627956

申请日：2009-11-30

申请人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin Pohlack

发明人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin Pohlack

IPC分类号： G06F13/12

CPC分类号： G06F5/16 ,  G06F9/528

摘要： An apparatus, method, and system for implementing a hardware transactional memory (HTM) system with multiple levels of transactional buffers. The apparatus comprises a data cache configured to buffer data in a shared (by a plurality of processing cores) memory accessed by speculative memory access operations and to retain the data during at least a portion of an attempt to execute the atomic memory transaction. The apparatus also comprises an overflow detection circuit configured to detect an overflow condition upon determining that the data cache has insufficient capacity to buffer a portion of data accessed as part of the atomic memory transaction, as well as a buffering circuit configured to respond to the detection of the overflow condition by preventing the portion of data from being buffered in the data cache and buffering the portion of data in a secondary buffer separate from the data cache.

摘要翻译： 一种用于实现具有多级事务缓冲器的硬件事务存储器（HTM）系统的装置，方法和系统。 该装置包括数据高速缓存，其被配置为缓冲由推测性存储器访问操作访问的共享（多个处理核心）存储器中的数据，并且在至少一部分尝试期间保留数据以执行原子存储器事务。 该装置还包括：溢出检测电路，其被配置为在确定数据高速缓冲存储器不足以缓冲作为原子存储器事务的一部分访问的数据的一部分时检测溢出状况，以及配置为响应于检测的缓冲电路 通过防止数据部分被缓冲在数据高速缓冲存储器中并缓冲与数据高速缓存分开的辅助缓冲器中的数据的部分，来实现溢出状态。

公开(公告)号：US20110307689A1

公开(公告)日：2011-12-15

申请号：US12814025

申请日：2010-06-11

申请人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin T. Pohlack ,  Luke Yen

发明人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin T. Pohlack ,  Luke Yen

IPC分类号： G06F9/38 ,  G06F9/30

CPC分类号： G06F9/3842 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/467

摘要： A processing core of a plurality of processing cores is configured to execute a speculative region of code as a single atomic memory transaction with respect one or more others of the plurality of processing cores. In response to determining an abort condition for an issued one of the plurality of program instructions and in response to determining that the issued program instruction is not part of a mispredicted execution path, the processing core is configured to abort an attempt to execute the speculative region of code.

摘要翻译： 多个处理核心的处理核心被配置为相对于多个处理核心中的一个或多个处理核心执行代码的推测区域作为单个原子存储器事务处理。 响应于确定所述多个程序指令中的已发出的程序指令的中止条件，并且响应于确定所发出的程序指令不是错误预测的执行路径的一部分，所述处理核心被配置为中止尝试执行所述推测区域 的代码。

公开(公告)号：US08011436B2

公开(公告)日：2011-09-06

申请号：US11696814

申请日：2007-04-05

申请人： David S. Christie ,  Robert Voss ,  Peter Breese

发明人： David S. Christie ,  Robert Voss ,  Peter Breese

IPC分类号： E21B29/12 ,  E21B7/12

CPC分类号： E21B33/038 ,  E21B33/035

摘要： A subsea well assembly has a tubing hanger that lands and seals in a wellhead housing. A tree block is lowered through the drilling riser into engagement with the tubing hanger. The tree block has a lower portion that inserts and latches into the bore of the wellhead housing. The drilling riser is disconnected, and a module is lowered onto the tree block, the module having a choke and controls for controlling the well. The master valve for production is the downhole safety valve in the tubing. The wing production valve is a ball valve located in the flow passage of the tree block.

摘要翻译： 海底井组件具有在井口壳体中降落和密封的管道悬挂器。 一个树木块通过钻井提升器下降，与管道吊架接合。 树块具有将井口插入并锁定到井口壳体的孔中的下部。 钻井立管断开，模块下降到树块上，模块具有扼流圈和控制井的控制。 生产主阀是管道中的井下安全阀。 机翼生产阀是位于树块流道中的球阀。

公开(公告)号：US20110107328A1

公开(公告)日：2011-05-05

申请号：US12610640

申请日：2009-11-02

申请人： Benjamin C. Serebrin ,  David S. Christie ,  Erich Boleyn ,  Michael P. Hohmuth

发明人： Benjamin C. Serebrin ,  David S. Christie ,  Erich Boleyn ,  Michael P. Hohmuth

IPC分类号： G06F9/455 ,  G06F9/46

CPC分类号： G06F9/45533 ,  G06F9/485 ,  G06F9/5077 ,  G06F11/3419 ,  G06F2201/815 ,  G06F2201/86 ,  G06F2201/865 ,  G06F2201/88

摘要： A data processing device is configured such that, during a loop executed by a guest, the device executes a PAUSE instruction. In response to executing a PAUSE instruction, the data processing device determines a relationship between the current PAUSE instruction and a previously executed PAUSE instruction. For example, the data processing device can determine the amount of time that has elapsed between the PAUSE instructions. Based on the relationship between the current and previous pause instructions, the data processing device can reset the counter to a reset value, or adjust (i.e. increment or decrement) the counter by a defined amount.

摘要翻译： 数据处理装置被配置为使得在由访客执行的循环期间，设备执行暂停指令。 响应于执行PAUSE指令，数据处理设备确定当前PAUSE指令与先前执行的PAUSE指令之间的关系。 例如，数据处理设备可以确定在PAUSE指令之间经过的时间量。 基于当前暂停指令和先前暂停指令之间的关系，数据处理装置可以将计数器复位为复位值，或者将计数器调整（即递增或减量）定义的量。

公开(公告)号：US20100205408A1

公开(公告)日：2010-08-12

申请号：US12764024

申请日：2010-04-20

申请人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin Pohlack

发明人： Jaewoong Chung ,  David S. Christie ,  Michael P. Hohmuth ,  Stephan Diestelhorst ,  Martin Pohlack

IPC分类号： G06F9/30

CPC分类号： G06F9/466 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/30185 ,  G06F9/30189 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3857 ,  G06F9/3859 ,  G06F9/3863 ,  G06F9/468 ,  G06F9/52

摘要： A computer system and method is disclosed for executing selectively annotated transactional regions. The system is configured to determine whether an instruction within a plurality of instructions in a transactional region includes a given prefix. The prefix indicates that one or more memory operations performed by the processor to complete the instruction are to be executed as part of an atomic transaction. The atomic transaction can include one or more other memory operations performed by the processor to complete one or more others of the plurality of instructions in the transactional region.

摘要翻译： 公开了一种用于执行选择性注释的事务区域的计算机系统和方法。 该系统被配置为确定事务区域内的多个指令内的指令是否包括给定的前缀。 前缀表示处理器执行的完成指令的一个或多个存储器操作将作为原子事务的一部分执行。 原子事务可以包括由处理器执行的一个或多个其他存储器操作来完成事务区域中的多个指令中的一个或多个其他指令。

公开(公告)号：US07603551B2

公开(公告)日：2009-10-13

申请号：US10419121

申请日：2003-04-18

申请人： Kevin J. McGrath ,  Geoffrey S. Strongin ,  David S. Christie ,  William A. Hughes ,  Dale E. Gulick

发明人： Kevin J. McGrath ,  Geoffrey S. Strongin ,  David S. Christie ,  William A. Hughes ,  Dale E. Gulick

IPC分类号： G06F9/44 ,  H04L29/06

CPC分类号： G06F9/4403

摘要： The initialization of a computer system including a secure execution mode-capable processor includes storing a secure operating system code segment loader to a plurality of locations corresponding to a particular range of addresses within a system memory. The method also includes executing a security initialization instruction. Executing the security initialization instruction may cause several operations to be performed including transmitting a start transaction including a base address of the particular range of addresses. In addition, executing the security instruction may also cause another operation to be performed including retrieving the secure operating system code segment loader from the system memory and transmitting the secure operating system code segment loader for validation as a plurality of data transactions.

摘要翻译： 包括具有安全执行模式能力的处理器的计算机系统的初始化包括将安全操作系统代码段加载器存储到对应于系统存储器内的特定地址范围的多个位置。 该方法还包括执行安全初始化指令。 执行安全初始化指令可能导致执行若干操作，包括发送包括特定地址范围的基地址的开始事务。 此外，执行安全指令还可以引起执行另一操作，包括从系统存储器检索安全操作系统代码段加载器，并将安全操作系统代码段加载器发送为多个数据事务。