公开(公告)号：US20120305995A1

公开(公告)日：2012-12-06

申请号：US13483481

申请日：2012-05-30

申请人： Peter Javorka ,  Stephan Kronholz ,  Gunda Beernink

发明人： Peter Javorka ,  Stephan Kronholz ,  Gunda Beernink

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L29/04 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7834

摘要： In sophisticated semiconductor devices, transistors may be formed on the basis of a high-k metal gate electrode structure provided in an early manufacturing phase, wherein an efficient strain-inducing mechanism may be implemented by using an embedded strain-inducing semiconductor alloy. In order to reduce the number of lattice defects and provide enhanced etch resistivity in a critical zone, i.e., in a zone in which a threshold voltage adjusting semiconductor alloy and the strain-inducing semiconductor material are positioned in close proximity, an efficient buffer material or seed material, such as a silicon material, is incorporated, which may be accomplished during the selective epitaxial growth process.

摘要翻译： 在复杂的半导体器件中，可以在早期制造阶段提供的高k金属栅电极结构的基础上形成晶体管，其中可以通过使用嵌入式应变诱导半导体合金来实现有效的应变诱导机制。 为了减少晶格缺陷的数量并且在临界区域（即，阈值电压调节半导体合金和应变诱导半导体材料位于紧邻的区域）提供增强的蚀刻电阻率，可以使用有效的缓冲材料或 引入种子材料，例如硅材料，其可以在选择性外延生长过程期间完成。

公开(公告)号：US07696052B2

公开(公告)日：2010-04-13

申请号：US11558006

申请日：2006-11-09

申请人： Andy Wei ,  Thorsten Kammler ,  Jan Hoentschel ,  Manfred Horstmann ,  Peter Javorka ,  Joe Bloomquist

发明人： Andy Wei ,  Thorsten Kammler ,  Jan Hoentschel ,  Manfred Horstmann ,  Peter Javorka ,  Joe Bloomquist

IPC分类号： H01L21/336

CPC分类号： H01L29/66628 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/66787 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/78621 ,  H01L29/78684

摘要： By recessing drain and source regions, a highly stressed layer, such as a contact etch stop layer, may be formed in the recess in order to enhance the strain generation in the adjacent channel region of a field effect transistor. Moreover, a strained semiconductor material may be positioned in close proximity to the channel region by reducing or avoiding undue relaxation effects of metal silicides, thereby also providing enhanced efficiency for the strain generation. In some aspects, both effects may be combined to obtain an even more efficient strain-inducing mechanism.

摘要翻译： 通过凹陷漏极和源极区域，可以在凹部中形成诸如接触蚀刻停止层的高应力层，以增强场效应晶体管的相邻沟道区域中的应变产生。 此外，应变半导体材料可以通过减少或避免金属硅化物的不适当的松弛效应来定位在靠近沟道区域，从而也为应变产生提供增强的效率。 在一些方面，两种效应可以组合以获得更有效的应变诱导机制。

公开(公告)号：US20070254444A1

公开(公告)日：2007-11-01

申请号：US11608591

申请日：2006-12-08

申请人： Joe Bloomquist ,  Peter Javorka ,  Manfred Horstmann ,  Gert Burbach

发明人： Joe Bloomquist ,  Peter Javorka ,  Manfred Horstmann ,  Gert Burbach

IPC分类号： H01L29/80 ,  H01L21/336

CPC分类号： H01L21/84 ,  H01L21/26506 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/1203 ,  H01L29/7843

摘要： By selectively performing a pre-amorphization implantation process in logic areas and memory areas, the negative effect of the interaction between stressed overlayers and dislocation defects may be avoided or at least significantly reduced in the memory areas, thereby increasing production yield and stability of the memory areas.

摘要翻译： 通过在逻辑区域和存储区域中选择性地执行预非晶化注入工艺，可以避免在应力覆盖层和位错缺陷之间的相互作用的负面影响或至少在存储区域中显着降低，从而提高存储器的产量和稳定性 地区

公开(公告)号：US20070122966A1

公开(公告)日：2007-05-31

申请号：US11468450

申请日：2006-08-30

申请人： Jan Hoentschel ,  Andy Wei ,  Markus Lenski ,  Peter Javorka

发明人： Jan Hoentschel ,  Andy Wei ,  Markus Lenski ,  Peter Javorka

IPC分类号： H01L21/8238 ,  H01L21/44

CPC分类号： H01L21/823864 ,  H01L21/823807 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7843

摘要： A method and a semiconductor device are provided in which respective contact layers having a specific intrinsic stress may be directly formed on respective metal silicide regions without undue metal silicide degradation during an etch process for removing an unwanted portion of an initially deposited contact layer. Moreover, due to the inventive concept, the strain-inducing contact layers may be formed directly on the respective substantially L-shaped spacer elements, thereby enhancing even more the stress transfer mechanism.

摘要翻译： 提供了一种方法和半导体器件，其中具有特定固有应力的各个接触层可以直接形成在各自的金属硅化物区域上，而在用于去除最初沉积的接触层的不希望的部分的蚀刻工艺期间不会有不适当的金属硅化物降解。 此外，由于本发明构思，应变感应接触层可以直接形成在相应的大致L形间隔元件上，从而进一步增强应力传递机构。

公开(公告)号：US08704229B2

公开(公告)日：2014-04-22

申请号：US13190566

申请日：2011-07-26

申请人： Peter Javorka ,  Glyn Braithwaite

发明人： Peter Javorka ,  Glyn Braithwaite

IPC分类号： H01L29/04

CPC分类号： H01L29/7848 ,  H01L21/26506 ,  H01L21/28052 ,  H01L21/823814 ,  H01L21/823828 ,  H01L27/092 ,  H01L29/4933 ,  H01L29/66507 ,  H01L29/66583 ,  H01L29/78

摘要： Semiconductor devices are formed without zipper defects or channeling and through-implantation and with different silicide thicknesses in the gates and source/drain regions, Embodiments include forming a gate on a substrate, forming a nitride cap on the gate, forming a source/drain region in the substrate on each side of the gate, forming a wet cap fill layer on the source/drain region on each side of the gate, removing the nitride cap from the gate, and forming an amorphized layer in a top portion of the gate. Embodiments include forming the amorphized layer by implanting low energy ions.

摘要翻译： 半导体器件在栅极和源极/漏极区域中形成没有拉链缺陷或沟槽和贯穿植入以及不同的硅​​化物厚度，实施例包括在衬底上形成栅极，在栅极上形成氮化物帽，形成源极/漏极区域 在栅极的每一侧的衬底中，在栅极的每一侧上的源极/漏极区域上形成湿盖填充层，从栅极去除氮化物帽，并在栅极的顶部部分形成非晶化层。 实施例包括通过注入低能离子形成非晶化层。

公开(公告)号：US08614134B2

公开(公告)日：2013-12-24

申请号：US13052583

申请日：2011-03-21

申请人： Martin Gerhardt ,  Peter Javorka ,  Juergen Faul

发明人： Martin Gerhardt ,  Peter Javorka ,  Juergen Faul

IPC分类号： H01L21/336

CPC分类号： H01L29/0847 ,  H01L21/26586 ,  H01L21/28518 ,  H01L21/76897 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

摘要： In sophisticated semiconductor devices, a shallow drain and source concentration profile may be obtained for active regions having a pronounced surface topography by performing tilted implantation steps upon incorporating the drain and source dopant species. In this manner, a metal silicide may be reliably embedded in the drain and source regions.

摘要翻译： 在复杂的半导体器件中，通过在掺入漏极和源极掺杂剂物质时执行倾斜的注入步骤，可以获得具有显着表面形貌的有源区域的浅漏极和源极浓度分布。 以这种方式，金属硅化物可以可靠地嵌入漏极和源极区域中。

公开(公告)号：US08609498B2

公开(公告)日：2013-12-17

申请号：US13006148

申请日：2011-01-13

申请人： Stephan Kronholz ,  Peter Javorka ,  Roman Boschke

发明人： Stephan Kronholz ,  Peter Javorka ,  Roman Boschke

IPC分类号： H01L21/8222

CPC分类号： H01L27/088 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： In sophisticated semiconductor devices, a strain-inducing embedded semiconductor alloy may be provided on the basis of a crystallographically anisotropic etch process and a self-limiting deposition process, wherein transistors which may not require an embedded strain-inducing semiconductor alloy may remain non-masked, thereby providing superior uniformity with respect to overall transistor configuration. Consequently, superior strain conditions may be achieved in one type of transistor, while generally reduced variations in transistor characteristics may be obtained for any type of transistors.

摘要翻译： 在复杂的半导体器件中，可以在晶体学各向异性蚀刻工艺和自限制沉积工艺的基础上提供应变诱导嵌入式半导体合金，其中可能不需要嵌入式应变诱导半导体合金的晶体管可以保持非掩蔽 ，从而在整个晶体管配置方面提供优异的均匀性。 因此，可以在一种类型的晶体管中实现优异的应变条件，而对于任何类型的晶体管，可以获得晶体管特性的一般降低的变化。

公开(公告)号：US20130214381A1

公开(公告)日：2013-08-22

申请号：US13400407

申请日：2012-02-20

申请人： Stephan Kronholz ,  Jorg Radecker ,  Hans-Juergen Thees ,  Peter Javorka

发明人： Stephan Kronholz ,  Jorg Radecker ,  Hans-Juergen Thees ,  Peter Javorka

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/76232

摘要： Disclosed herein are various methods of forming isolation structures, such as trench isolation structures, for semiconductor devices. In one example, the method includes forming a trench in a semiconducting substrate, forming a lower isolation structure in the trench, wherein the lower isolation structure has an upper surface that is below an upper surface of the substrate, and forming an upper isolation structure above the lower isolation structure, wherein a portion of the upper isolation structure is positioned within the trench.

摘要翻译： 本文公开了形成用于半导体器件的隔离结构（例如沟槽隔离结构）的各种方法。 在一个示例中，该方法包括在半导体衬底中形成沟槽，在沟槽中形成较低的隔离结构，其中下部隔离结构具有位于衬底上表面下方的上表面，并且形成上部隔离结构 所述下隔离结构，其中所述上隔离结构的一部分位于所述沟槽内。

公开(公告)号：US20130105900A1

公开(公告)日：2013-05-02

申请号：US13287403

申请日：2011-11-02

申请人： Hans-Juergen Thees ,  Stephan Kronholz ,  Peter Javorka

发明人： Hans-Juergen Thees ,  Stephan Kronholz ,  Peter Javorka

IPC分类号： H01L27/088 ,  H01L21/20

CPC分类号： H01L27/088 ,  H01L21/823412 ,  H01L27/108 ,  H01L27/10894 ,  H01L29/1033

摘要： One illustrative method disclosed herein includes forming a first recess in a first active region of a substrate, forming a first layer of channel semiconductor material for a first PFET transistor in the first recess, performing a first thermal oxidation process to form a first protective layer on the first layer of channel semiconductor material, forming a second recess in the second active region of the semiconducting substrate, forming a second layer of channel semiconductor material for the second PFET transistor in the second recess and performing a second thermal oxidation process to form a second protective layer on the second layer of channel semiconductor material.

摘要翻译： 本文公开的一种说明性方法包括在衬底的第一有源区中形成第一凹槽，在第一凹槽中形成用于第一PFET晶体管的沟道半导体材料的第一层，执行第一热氧化工艺以形成第一保护层 所述第一沟道半导体材料层在所述半导体衬底的所述第二有源区中形成第二凹槽，在所述第二凹槽中形成用于所述第二PFET晶体管的沟道半导体材料的第二层，并执行第二热氧化工艺以形成第二层 沟道半导体材料的第二层上的保护层。

公开(公告)号：US20130026582A1

公开(公告)日：2013-01-31

申请号：US13190566

申请日：2011-07-26

申请人： Peter Javorka ,  Glyn Braithwaite

发明人： Peter Javorka ,  Glyn Braithwaite

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/26506 ,  H01L21/28052 ,  H01L21/823814 ,  H01L21/823828 ,  H01L27/092 ,  H01L29/4933 ,  H01L29/66507 ,  H01L29/66583 ,  H01L29/78

摘要： Semiconductor devices are formed without zipper defects or channeling and through-implantation and with different silicide thicknesses in the gates and source/drain regions, Embodiments include forming a gate on a substrate, forming a nitride cap on the gate, forming a source/drain region in the substrate on each side of the gate, forming a wet cap fill layer on the source/drain region on each side of the gate, removing the nitride cap from the gate, and forming an amorphized layer in a top portion of the gate. Embodiments include forming the amorphized layer by implanting low energy ions.

摘要翻译： 半导体器件在栅极和源极/漏极区域中形成没有拉链缺陷或沟槽和贯穿植入以及不同的硅​​化物厚度，实施例包括在衬底上形成栅极，在栅极上形成氮化物帽，形成源极/漏极区域 在栅极的每一侧的衬底中，在栅极的每一侧上的源极/漏极区域上形成湿盖填充层，从栅极去除氮化物帽，并在栅极的顶部部分形成非晶化层。 实施例包括通过注入低能离子形成非晶化层。