公开(公告)号：US08363473B2

公开(公告)日：2013-01-29

申请号：US13295388

申请日：2011-11-14

申请人： Frankie F. Roohparvar ,  Vishal Sarin

发明人： Frankie F. Roohparvar ,  Vishal Sarin

IPC分类号： G11C16/06

CPC分类号： G11C7/10 ,  G11C7/1048 ,  G11C11/5628 ,  G11C16/0483 ,  G11C27/005 ,  G11C27/02 ,  G11C2207/101 ,  G11C2211/5621

摘要： A memory array in a memory device is coupled to an analog I/O data interface that enables analog voltage levels to be written to the memory array. The I/O interface comprises a plurality of analog data paths that each includes a capacitor for storing charge corresponding to a target voltage to which a selected memory cell, coupled to its respective data path, is to be programmed. A plurality of comparators can be included in the I/O interface, with each such comparator coupled to a respective bit line. Such a comparator can compare a threshold voltage of a selected memory cell to its target voltage and inhibits further programming when the threshold voltage equals or exceeds the target voltage.

摘要翻译： 存储器件中的存储器阵列被耦合到模拟I / O数据接口，使得能够将模拟电压电平写入存储器阵列。 I / O接口包括多个模拟数据路径，每个模拟数据路径包括用于存储对应于目标电压的电荷的电容器，耦合到其相应数据路径的所选择的存储器单元将被编程到该目标电压。 多个比较器可以包括在I / O接口中，每个这样的比较器耦合到相应的位线。 这样的比较器可以将所选存储单元的阈值电压与其目标电压进行比较，并且当阈值电压等于或超过目标电压时禁止进一步的编程。

公开(公告)号：US08355278B2

公开(公告)日：2013-01-15

申请号：US12756584

申请日：2010-04-08

申请人： Vishal Sarin

发明人： Vishal Sarin

IPC分类号： G11C11/34

CPC分类号： G11C16/04 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/3418 ,  G11C16/3427

摘要： The programming disturb effects in a semiconductor non-volatile memory device can be mitigated by biasing unselected memory cells with a negative voltage while a well containing the memory cells receives a positive voltage. A selected memory cell in the well can be biased with a negative voltage while the well is at the positive voltage then the selected memory cell bias transitions to a positive programming voltage when the well returns to a ground potential.

摘要翻译： 半导体非易失性存储器件中的编程干扰效应可通过利用负电压偏置未选择的存储单元来减轻，同时包含存储单元的阱接收正电压。 当阱处于正电压时，阱中的选择的存储单元可以被负电压偏置，然后当阱返回到地电位时，所选择的存储单元偏压转变为正编程电压。

公开(公告)号：US20130010542A1

公开(公告)日：2013-01-10

申请号：US13176886

申请日：2011-07-06

申请人： Vishal Sarin ,  William H. Radke ,  Frankie F. Roohparvar

发明人： Vishal Sarin ,  William H. Radke ,  Frankie F. Roohparvar

IPC分类号： G11C16/10

CPC分类号： G11C16/10 ,  G11C16/0483 ,  G11C16/3418 ,  G11C16/3427 ,  G11C16/3454

摘要： Methods of programming a memory and memories are disclosed. In at least one embodiment, a memory is programmed by determining a pretarget threshold voltage for a selected cell, wherein the pretarget threshold voltage is determined using pretarget threshold voltage values for at least one neighbor cell of the selected cell.

摘要翻译： 公开了对存储器和存储器进行编程的方法。 在至少一个实施例中，通过确定所选择的单元的预定阈值电压来对存储器进行编程，其中使用所选单元的至少一个相邻单元的预定阈值电压值来确定预定阈值电压。

公开(公告)号：US20120307576A1

公开(公告)日：2012-12-06

申请号：US13572174

申请日：2012-08-10

申请人： Vishal Sarin ,  Jung-Sheng Hoei ,  Frankie F. Roohparvar

发明人： Vishal Sarin ,  Jung-Sheng Hoei ,  Frankie F. Roohparvar

IPC分类号： G11C7/00

CPC分类号： G11C16/26 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/28 ,  G11C16/3481 ,  G11C27/02 ,  G11C27/024 ,  G11C2211/5634

摘要： Memory devices, methods, and sample and hold circuits are disclosed, including a memory device that includes a sample and hold circuit coupled to a bit line. One such sample and hold circuit includes a read circuit, a verify circuit, and a reference circuit. The read circuit stores a read threshold voltage that was read from a selected memory cell. The verify circuit stores a target threshold voltage that is compared to the read threshold voltage to generate an inhibit signal when the target and read threshold voltages are substantially equal. The reference circuit stores a reference threshold voltage that can be used to translate the read threshold voltage to compensate for a transistor voltage drop and/or temperature variations.

摘要翻译： 公开了存储器件，方法和采样和保持电路，包括包括耦合到位线的采样和保持电路的存储器件。 一个这样的采样和保持电路包括读取电路，验证电路和参考电路。 读取电路存储从所选存储单元读取的读取阈值电压。 验证电路存储与读取的阈值电压相比较的目标阈值电压，以在目标和读取阈值电压基本相等时产生禁止信号。 参考电路存储参考阈值电压，该参考阈值电压可用于转换读取阈值电压以补偿晶体管电压降和/或温度变化。

公开(公告)号：US20120275233A1

公开(公告)日：2012-11-01

申请号：US13547559

申请日：2012-07-12

申请人： Vishal Sarin ,  Frankie F. Roohparvar ,  Jung-Sheng Hoei ,  Jonathan Pabustan

发明人： Vishal Sarin ,  Frankie F. Roohparvar ,  Jung-Sheng Hoei ,  Jonathan Pabustan

IPC分类号： G11C16/06

CPC分类号： G11C11/5621 ,  G11C11/5628 ,  G11C16/10 ,  G11C16/3454 ,  G11C16/3459 ,  G11C2211/5621

摘要： Methods of programming memory cells are disclosed. In at least one embodiment, programming is accomplished by applying a first set of programming pulses to program to an initial threshold voltage, and applying a second set of programming pulses to program to a final threshold voltage.

摘要翻译： 公开了编程存储器单元的方法。 在至少一个实施例中，通过应用第一组编程脉冲来编程到初始阈值电压，以及施加第二组编程脉冲来编程到最终阈值电压来实现编程。

公开(公告)号：US08281061B2

公开(公告)日：2012-10-02

申请号：US12059831

申请日：2008-03-31

申请人： William H. Radke ,  Vishal Sarin ,  Jung-Sheng Hoei

发明人： William H. Radke ,  Vishal Sarin ,  Jung-Sheng Hoei

IPC分类号： G06F13/00 ,  G06F13/28 ,  G06F11/00

CPC分类号： G06F11/1072 ,  G06F12/0246 ,  G06F2212/7205 ,  G06F2212/7208 ,  G11C11/5628 ,  G11C29/52 ,  G11C2211/5641

摘要： Methods and apparatus for managing data storage in memory devices utilizing memory arrays of varying density memory cells. Data can be initially stored in lower density memory. Data can be further read, compacted, conditioned and written to higher density memory as background operations. Methods of data conditioning to improve data reliability during storage to higher density memory and methods for managing data across multiple memory arrays are also disclosed.

摘要翻译： 用于利用不同密度存储单元的存储器阵列来管理存储器件中的数据存储的方法和装置。 数据最初可以存储在较低密度的存储器中。 可以将数据进一步读取，压缩，调节并写入高密度存储器作为后台操作。 还公开了用于在存储到更高密度存储器期间提高数据可靠性的数据调节方法以及用于跨多个存储器阵列管理数据的方法。

公开(公告)号：US08274833B2

公开(公告)日：2012-09-25

申请号：US13354453

申请日：2012-01-20

申请人： Vishal Sarin ,  Jung-Sheng Hoei ,  Frankie F. Roohparvar

发明人： Vishal Sarin ,  Jung-Sheng Hoei ,  Frankie F. Roohparvar

IPC分类号： G11C16/04

CPC分类号： G11C16/3418

摘要： A write algorithm is used to remove errors due to back pattern effects, cell-to-cell capacitive coupling, and program disturb in memory cells. Original data to be programmed is adjusted prior to an initial programming operation of the memory cells. The original data is then programmed into the memory cells in another programming operation. A read adjustment weight data value is associated with each series string of memory cells. The weight data value is used to compensate data read during an initial word line read. The weight data value is updated after each read and read adjustment such that the adjusted weight data value is used on the subsequent read operations.

摘要翻译： 使用写入算法来消除由于存储器单元中的反向图案效应，单元到单元电容耦合以及程序干扰引起的错误。 要编程的原始数据在存储器单元的初始编程操作之前被调整。 然后在另一个编程操作中将原始数据编程到存储器单元中。 读取调整权重数据值与存储器单元的每个串联串相关联。 权重数据值用于补偿在初始字线读取期间读取的数据。 在每次读取和读取调整之后更新权重数据值，使得在随后的读取操作中使用经调整的权重数据值。

公开(公告)号：US08243523B2

公开(公告)日：2012-08-14

申请号：US12720239

申请日：2010-03-09

申请人： Jonathan Pabustan ,  Vishal Sarin ,  Dzung H. Nguyen

发明人： Jonathan Pabustan ,  Vishal Sarin ,  Dzung H. Nguyen

IPC分类号： G11C11/34

CPC分类号： G06F3/0613 ,  G06F3/0655 ,  G06F3/0679 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C16/32 ,  G11C16/3454 ,  G11C16/3459

摘要： Methods for sensing, method for programming, memory devices, and memory systems are disclosed. In one such method for sensing, a counting circuit generates a count output and a translated count output. The count output is converted into a time varying voltage that biases a word line coupled to memory cells being sensed. Target data for each memory cell is stored in a data cache associated with that particular memory cell. When it is detected that a memory cell has turned on, the translated count output associated with the count output that is indicative of the voltage level that turned on the memory cell is compared to the target data. The comparison determines the state of the memory cell.

摘要翻译： 公开了感测方法，编程方法，存储器件和存储器系统。 在一种用于感测的方法中，计数电路产生计数输出和转换计数输出。 计数输出被转换成时变电压，该电压偏置耦合到被感测的存储器单元的字线。 每个存储器单元的目标数据被存储在与该特定存储器单元相关联的数据高速缓存器中。 当检测到存储器单元已经接通时，将与指示存储器单元接通的电压电平的计数输出相关联的转换计数输出与目标数据进行比较。 比较确定存储单元的状态。

公开(公告)号：US08223551B2

公开(公告)日：2012-07-17

申请号：US12389048

申请日：2009-02-19

申请人： Vishal Sarin ,  Frankie F. Roohparvar ,  Jung-Sheng Hoei ,  Jonathan Pabustan

发明人： Vishal Sarin ,  Frankie F. Roohparvar ,  Jung-Sheng Hoei ,  Jonathan Pabustan

IPC分类号： G11C16/04

CPC分类号： G11C11/5621 ,  G11C11/5628 ,  G11C16/10 ,  G11C16/3454 ,  G11C16/3459 ,  G11C2211/5621

摘要： Methods of programming memory cells are disclosed. In at least one embodiment, programming is accomplished by applying a first set of programming pulses to program to an initial threshold voltage, and applying a second set of programming pulses to program to a final threshold voltage.

摘要翻译： 公开了编程存储器单元的方法。 在至少一个实施例中，通过应用第一组编程脉冲来编程到初始阈值电压，以及施加第二组编程脉冲来编程到最终阈值电压来实现编程。

公开(公告)号：US20120069675A1

公开(公告)日：2012-03-22

申请号：US13308976

申请日：2011-12-01

申请人： Vishal Sarin ,  Frankie F. Roohparvar ,  Jung Sheng Hoei

发明人： Vishal Sarin ,  Frankie F. Roohparvar ,  Jung Sheng Hoei

IPC分类号： G11C16/26 ,  G11C16/04

CPC分类号： G11C16/26 ,  G11C11/5642 ,  G11C16/3418

摘要： The present disclosure includes methods, devices, modules, and systems for reducing noise in semiconductor devices. One method embodiment includes applying a reset voltage to a control gate of a semiconductor device for a period of time. The method further includes sensing the state of the semiconductor device after applying the reset voltage.

摘要翻译： 本公开包括用于降低半导体器件中的噪声的方法，装置，模块和系统。 一个方法实施例包括将复位电压施加到半导体器件的控制栅极一段时间。 该方法还包括在施加复位电压之后感测半导体器件的状态。