公开(公告)号：US07148548B2

公开(公告)日：2006-12-12

申请号：US10896124

申请日：2004-07-20

申请人： Mark L. Doczy ,  Jack Kavalieros ,  Matthew V. Metz ,  Justin K. Brask ,  Suman Datta ,  Robert S. Chau

发明人： Mark L. Doczy ,  Jack Kavalieros ,  Matthew V. Metz ,  Justin K. Brask ,  Suman Datta ,  Robert S. Chau

IPC分类号： H01L29/76

CPC分类号： H01L21/28194 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

摘要： A semiconductor device is described that comprises a gate dielectric and a metal gate electrode that comprises an aluminide.

摘要翻译： 描述了包括栅极电介质和包括铝化物的金属栅电极的半导体器件。

公开(公告)号：US07138323B2

公开(公告)日：2006-11-21

申请号：US10900582

申请日：2004-07-28

申请人： Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Uday Shah ,  Chris E. Barns ,  Matthew V. Metz ,  Suman Datta ,  Robert S. Chau

发明人： Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Uday Shah ,  Chris E. Barns ,  Matthew V. Metz ,  Suman Datta ,  Robert S. Chau

IPC分类号： H01L21/3205

CPC分类号： H01L21/28194 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/7843

摘要： A sacrificial gate structure, including nitride and fill layers, may be replaced with a metal gate electrode. The metal gate electrode may again be covered with a nitride layer covered by a fill layer. The replacement of the nitride and fill layers may reintroduce strain and provide an etch stop.

摘要翻译： 包括氮化物和填充层的牺牲栅极结构可以被金属栅电极代替。 金属栅电极可以再次被填充层覆盖的氮化物层覆盖。 氮化物和填充层的替换可以重新引入应变并提供蚀刻停止。

公开(公告)号：US07060568B2

公开(公告)日：2006-06-13

申请号：US10881055

申请日：2004-06-30

申请人： Matthew V. Metz ,  Suman Datta ,  Jack Kavalieros ,  Mark L. Doczy ,  Justin K. Brask ,  Robert S. Chau

发明人： Matthew V. Metz ,  Suman Datta ,  Jack Kavalieros ,  Mark L. Doczy ,  Justin K. Brask ,  Robert S. Chau

IPC分类号： H01L21/8234 ,  H01L21/336 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L21/823828 ,  H01L21/823857

摘要： Complementary metal oxide semiconductor integrated circuits may be formed with NMOS and PMOS transistors having different gate dielectrics. The different gate dielectrics may be formed, for example, by a replacement process. The gate dielectrics may differ in material, thickness, or formation techniques, as a few examples.

公开(公告)号：US07045428B2

公开(公告)日：2006-05-16

申请号：US10855635

申请日：2004-05-26

申请人： Justin K. Brask ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew V. Metz ,  Uday Shah ,  Chris E. Barns ,  Suman Datta ,  Robert B. Turkot, Jr. ,  Robert S. Chau

发明人： Justin K. Brask ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew V. Metz ,  Uday Shah ,  Chris E. Barns ,  Suman Datta ,  Robert B. Turkot, Jr. ,  Robert S. Chau

IPC分类号： H01L21/8234

CPC分类号： H01L29/66545 ,  H01L21/76895 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823871

摘要： A method for making a semiconductor device is described. That method comprises forming on a substrate a first gate dielectric layer that has a first substantially vertical component, then forming a first metal layer on the first gate dielectric layer. After forming on the substrate a second gate dielectric layer that has a second substantially vertical component, a second metal layer is formed on the second gate dielectric layer. In this method, a conductor is formed that contacts both the first metal layer and the second metal layer.

摘要翻译： 描述制造半导体器件的方法。 该方法包括在衬底上形成具有第一基本垂直分量的第一栅极电介质层，然后在第一栅极电介质层上形成第一金属层。 在衬底上形成具有第二基本垂直分量的第二栅介质层之后，在第二栅介质层上形成第二金属层。 在该方法中，形成与第一金属层和第二金属层接触的导体。

公开(公告)号：US07902058B2

公开(公告)日：2011-03-08

申请号：US10953295

申请日：2004-09-29

申请人： Suman Datta ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew V. Metz ,  Justin K. Brask ,  Robert S. Chau ,  Brian S. Doyle

发明人： Suman Datta ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew V. Metz ,  Justin K. Brask ,  Robert S. Chau ,  Brian S. Doyle

IPC分类号： H01L21/8238

CPC分类号： H01L21/28079 ,  H01L21/26586 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7845

摘要： In a metal gate replacement process, strain may be selectively induced in the channels of NMOS and PMOS transistors. For example, a material having a higher coefficient of thermal expansion than the substrate may be used to form the gate electrodes of PMOS transistors. A material with a lower coefficient of thermal expansion than that of the substrate may be used to form the gate electrodes of NMOS transistors.

摘要翻译： 在金属栅极替换工艺中，可以在NMOS和PMOS晶体管的沟道中选择性地诱发应变。 例如，可以使用具有比衬底更高的热膨胀系数的材料来形成PMOS晶体管的栅电极。 可以使用具有比基板的热膨胀系数更低的热膨胀系数的材料来形成NMOS晶体管的栅电极。

公开(公告)号：US20100219456A1

公开(公告)日：2010-09-02

申请号：US12781084

申请日：2010-05-17

申请人： Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew V. Metz ,  Suman Datta ,  Uday Shah ,  Robert S. Chau

发明人： Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew V. Metz ,  Suman Datta ,  Uday Shah ,  Robert S. Chau

IPC分类号： H01L29/78 ,  H01L21/283 ,  H01L21/28

CPC分类号： H01L27/092 ,  H01L21/28114 ,  H01L21/823842 ,  H01L21/82385 ,  H01L29/66545

摘要： In a metal gate replacement process, a stack of at least two polysilicon layers or other materials may be formed. Sidewall spacers may be formed on the stack. The stack may then be planarized. Next, the upper layer of the stack may be selectively removed. Then, the exposed portions of the sidewall spacers may be selectively removed. Finally, the lower portion of the stack may be removed to form a T-shaped trench which may be filled with the metal replacement.

摘要翻译： 在金属栅极更换工艺中，可以形成至少两个多晶硅层或其它材料的堆叠。 侧壁间隔物可以形成在堆叠上。 然后可以将堆叠平坦化。 接下来，可以选择性地去除堆叠的上层。 然后，可以选择性地去除侧壁间隔物的暴露部分。 最后，堆叠的下部可以被去除以形成可以用金属替代物填充的T形沟槽。

公开(公告)号：US07718479B2

公开(公告)日：2010-05-18

申请号：US10925468

申请日：2004-08-25

申请人： Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew V. Metz ,  Suman Datta ,  Uday Shah ,  Robert S. Chau

发明人： Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew V. Metz ,  Suman Datta ,  Uday Shah ,  Robert S. Chau

IPC分类号： H01L21/338

CPC分类号： H01L27/092 ,  H01L21/28114 ,  H01L21/823842 ,  H01L21/82385 ,  H01L29/66545

摘要： In a metal gate replacement process, a stack of at least two polysilicon layers or other materials may be formed. Sidewall spacers may be formed on the stack. The stack may then be planarized. Next, the upper layer of the stack may be selectively removed. Then, the exposed portions of the sidewall spacers may be selectively removed. Finally, the lower portion of the stack may be removed to form a T-shaped trench which may be filled with the metal replacement.

摘要翻译： 在金属栅极更换工艺中，可以形成至少两个多晶硅层或其它材料的堆叠。 侧壁间隔物可以形成在堆叠上。 然后可以将堆叠平坦化。 接下来，可以选择性地去除堆叠的上层。 然后，可以选择性地去除侧壁间隔物的暴露部分。 最后，堆叠的下部可以被去除以形成可以用金属替代物填充的T形沟槽。

公开(公告)号：US07709909B2

公开(公告)日：2010-05-04

申请号：US12040166

申请日：2008-02-29

申请人： Mark L. Doczy ,  Gilbert Dewey ,  Suman Datta ,  Sangwoo Pae ,  Justin K. Brask ,  Jack Kavalieros ,  Matthew V. Metz ,  Adrian B. Sherrill ,  Markus Kuhn ,  Robert S. Chau

发明人： Mark L. Doczy ,  Gilbert Dewey ,  Suman Datta ,  Sangwoo Pae ,  Justin K. Brask ,  Jack Kavalieros ,  Matthew V. Metz ,  Adrian B. Sherrill ,  Markus Kuhn ,  Robert S. Chau

IPC分类号： H01L29/78

CPC分类号： H01L21/0214 ,  H01L21/02142 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/28176 ,  H01L21/28194 ,  H01L21/3144 ,  H01L21/31691 ,  H01L28/56 ,  H01L29/517 ,  H01L29/518

摘要： A method for making a semiconductor device is described. That method comprises forming an oxide layer on a substrate, and forming a high-k dielectric layer on the oxide layer. The oxide layer and the high-k dielectric layer are then annealed at a sufficient temperature for a sufficient time to generate a gate dielectric with a graded dielectric constant.

摘要翻译： 描述制造半导体器件的方法。 该方法包括在衬底上形成氧化物层，并在氧化物层上形成高k电介质层。 然后将氧化物层和高k电介质层在足够的温度下退火足够的时间以产生具有渐变介电常数的栅极电介质。

公开(公告)号：US07671471B2

公开(公告)日：2010-03-02

申请号：US12031409

申请日：2008-02-14

申请人： Justin K. Brask ,  Jack Kavalieros ,  Mark L. Doczy ,  Uday Shah ,  Chris E. Barns ,  Matthew V. Metz ,  Suman Datta ,  Annalisa Cappellani ,  Robert S. Chau

发明人： Justin K. Brask ,  Jack Kavalieros ,  Mark L. Doczy ,  Uday Shah ,  Chris E. Barns ,  Matthew V. Metz ,  Suman Datta ,  Annalisa Cappellani ,  Robert S. Chau

IPC分类号： H01L21/48

CPC分类号： H01L21/82345 ,  H01L21/28229 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

摘要： A method for making a semiconductor device is described. That method comprises forming a first dielectric layer on a substrate, then forming a trench within the first dielectric layer. After forming a second dielectric layer on the substrate, a first metal layer is formed within the trench on a first part of the second dielectric layer. A second metal layer is then formed on the first metal layer and on a second part of the second dielectric layer.

摘要翻译： 描述制造半导体器件的方法。 该方法包括在衬底上形成第一介电层，然后在第一介电层内形成沟槽。 在衬底上形成第二电介质层之后，在第二介电层的第一部分上的沟槽内形成第一金属层。 然后在第一金属层上和第二介电层的第二部分上形成第二金属层。

公开(公告)号：US20090039446A1

公开(公告)日：2009-02-12

申请号：US12287308

申请日：2008-10-07

申请人： Matthew V. Metz ,  Suman Datta ,  Mark L. Doczy ,  Justin K. Brask ,  Jack Kavalieros ,  Robert S. Chau

发明人： Matthew V. Metz ,  Suman Datta ,  Mark L. Doczy ,  Justin K. Brask ,  Jack Kavalieros ,  Robert S. Chau

IPC分类号： H01L29/78

CPC分类号： H01L21/31691 ,  H01L21/02197 ,  H01L21/02269 ,  H01L21/02293 ,  H01L21/28079 ,  H01L21/28194 ,  H01L29/495 ,  H01L29/517

摘要： A semiconductor device is described. That semiconductor device comprises a high-k gate dielectric layer that is formed on a substrate that applies strain to the high-k gate dielectric layer, and a metal gate electrode that is formed on the high-k gate dielectric layer.

摘要翻译： 描述半导体器件。 该半导体器件包括形成在对高k栅极电介质层施加应变的基板上的高k栅极电介质层和形成在高k栅极电介质层上的金属栅电极。