公开(公告)号：US20060240588A1

公开(公告)日：2006-10-26

申请号：US11115814

申请日：2005-04-26

申请人： John Conley ,  Yoshi Ono ,  Lisa Stecker

发明人： John Conley ,  Yoshi Ono ,  Lisa Stecker

IPC分类号： H01L21/00

CPC分类号： G01N27/4146 ,  B82Y10/00 ,  B82Y15/00 ,  G11C2213/16 ,  H01L51/0048 ,  H01L51/0545

摘要： A method of fabricating a nanowire CHEMFET sensor mechanism includes preparing a silicon substrate; depositing a polycrystalline ZnO seed layer on the silicon substrate; patterning and etching the polycrystalline ZnO seed layer; depositing an insulating layer over the polycrystalline ZnO seed layer and the silicon substrate; patterning and etching the insulating layer to form contact holes to a source region and a drain region; metallizing the contact holes to form contacts for the source region and the drain region; depositing a passivation dielectric layer over the insulating layer and the contacts; patterning the passivation layer and etching to expose the polycrystalline ZnO seed layer between the source region and the drain region; and growing ZnO nanostructures on the exposed ZnO seed layer to form a ZnO nanostructure CHEMFET sensor device.

摘要翻译： 制造纳米线CHEMFET传感器机构的方法包括制备硅衬底; 在硅衬底上沉积多晶ZnO种子层; 图案化和蚀刻多晶ZnO种子层; 在多晶ZnO种子层和硅衬底上沉积绝缘层; 图案化和蚀刻绝缘层以形成到源极区域和漏极区域的接触孔; 金属化接触孔以形成用于源极区域和漏极区域的触点; 在所述绝缘层和所述触点上沉积钝化介电层; 图案化钝化层并蚀刻以在源极区域和漏极区域之间暴露多晶ZnO晶种层; 并在曝光的ZnO种子层上生长ZnO纳米结构以形成ZnO纳米结构CHEMFET传感器装置。

公开(公告)号：US20060197436A1

公开(公告)日：2006-09-07

申请号：US11240970

申请日：2005-09-30

申请人： John Conley ,  Yoshi Ono

发明人： John Conley ,  Yoshi Ono

IPC分类号： H01L51/00 ,  H05B33/00

CPC分类号： C09K11/54 ,  B82Y20/00 ,  C09K11/642 ,  H01L33/18 ,  H05B33/10 ,  H05B33/14

摘要： A device and a fabrication method are provided for a ZnO nanotip electroluminescence (EL) device on a silicon (Si) substrate. The method includes: forming a Si substrate; forming a bottom contact overlying the Si substrate; forming a seed layer overlying the bottom contact; forming ZnO nanotips with tops, overlying the seed layer; forming an insulating film overlying the ZnO nanotips; etching the insulating film; exposing the ZnO nanotip tops; and, forming a transparent top electrode overlying the exposed ZnO nanotip tops. In one aspect, after forming the ZnO nanotips, an ALD process can be used to coat the ZnO nanotips with a material such as Al2O3 or HfO2. The seed layer can be ZnO or ZnO:Al, formed using a deposition process such as sputtering, chemical vapor deposition (CVD), spin-on, or atomic layer deposition (ALD).

摘要翻译： 提供了一种在硅（Si）衬底上的ZnO纳米管电致发光（EL）器件的器件和制造方法。 该方法包括：形成Si衬底; 形成覆盖Si衬底的底部接触; 形成覆盖底部接触的种子层; 用顶部形成ZnO纳米片，覆盖种子层; 形成覆盖ZnO纳米尖端的绝缘膜; 蚀刻绝缘膜; 暴露ZnO纳米尖顶; 并且形成覆盖曝光的ZnO纳米尖顶部的透明顶部电极。 在一个方面，在形成ZnO纳米片之后，可以使用ALD工艺来用诸如Al 2 O 3 3或HfO 2的材料涂覆ZnO纳米片 。 种子层可以是使用沉积工艺如溅射，化学气相沉积（CVD），旋涂或原子层沉积（ALD）形成的ZnO或ZnO：Al。

公开(公告)号：US20060029890A1

公开(公告)日：2006-02-09

申请号：US10916810

申请日：2004-08-09

申请人： Bruce Ulrich ,  Yoshi Ono

发明人： Bruce Ulrich ,  Yoshi Ono

IPC分类号： G02B3/00

CPC分类号： H01L27/14685 ,  G02B3/0012 ,  H01L31/02327

摘要： A methods of forming a microlens structure are provided. An embodiment of the method comprises exposing a photoresist layer a predetermined focus and exposure to sensitize a lens-shaped region within the photoresist layer. The photoresist layer is then developed to form a lens-shaped region within the photoresist layer. The lens-shaped region may then be transferred to an underlying material. The underlying material may be a transparent material within which a lens is subsequently formed. Alternatively, the underlying material is a lens material that will form the microlens once the lens-shaped region is transferred.

摘要翻译： 提供了形成微透镜结构的方法。 该方法的一个实施例包括将光致抗蚀剂层暴露于预定的焦点和曝光以使光致抗蚀剂层内的透镜形区域敏感。 然后将光致抗蚀剂层显影以在光致抗蚀剂层内形成透镜形区域。 然后可以将透镜形区域转移到下面的材料。 底层材料可以是透明材料，其中随后形成透镜。 或者，下面的材料是透镜材料，一旦透镜形区域被转印就形成微透镜。

公开(公告)号：US06902960B2

公开(公告)日：2005-06-07

申请号：US10295400

申请日：2002-11-14

申请人： Pooran Chandra Joshi ,  John W. Hartzell ,  Masahiro Adachi ,  Yoshi Ono

发明人： Pooran Chandra Joshi ,  John W. Hartzell ,  Masahiro Adachi ,  Yoshi Ono

IPC分类号： H01L21/316 ,  H01L21/336 ,  H01L29/49 ,  H01L29/786 ,  H01L21/00 ,  H01L21/84

CPC分类号： H01L29/66757 ,  H01L29/4908 ,  H01L29/66772

摘要： An oxide interface and a method for fabricating an oxide interface are provided. The method comprises forming a silicon layer and an oxide layer overlying the silicon layer. The oxide layer is formed at a temperature of less than 400° C. using an inductively coupled plasma source. In some aspects of the method, the oxide layer is more than 20 nanometers (nm) thick and has a refractive index between 1.45 and 1.47. In some aspects of the method, the oxide layer is formed by plasma oxidizing the silicon layer, producing plasma oxide at a rate of up to approximately 4.4 nm per minute (after one minute). In some aspects of the method, a high-density plasma enhanced chemical vapor deposition (HD-PECVD) process is used to form the oxide layer. In some aspects of the method, the silicon and oxide layers are incorporated into a thin film transistor.

摘要翻译： 提供氧化物界面和制造氧化物界面的方法。 该方法包括形成硅层和覆盖硅层的氧化物层。 使用电感耦合等离子体源在低于400℃的温度下形成氧化物层。 在该方法的一些方面，氧化物层的厚度大于20纳米（nm），折射率在1.45和1.47之间。 在该方法的一些方面，通过等离子体氧化硅层形成氧化物层，以每分钟高达约4.4nm的速率产生等离子体氧化物（1分钟后）。 在该方法的某些方面，使用高密度等离子体增强化学气相沉积（HD-PECVD）工艺来形成氧化物层。 在该方法的一些方面，将硅和氧化物层结合到薄膜晶体管中。

公开(公告)号：US06873048B2

公开(公告)日：2005-03-29

申请号：US10376795

申请日：2003-02-27

申请人： Wei Gao ,  John F. Conley, Jr. ,  Yoshi Ono

发明人： Wei Gao ,  John F. Conley, Jr. ,  Yoshi Ono

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L23/48

CPC分类号： H01L29/66583 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

摘要： A dual-gate MOSFET with metal gates and a method for setting threshold voltage in such a MOSFET is provided. The method comprises: forming a gate oxide layer overlying first and second channel regions; forming a first metal layer having a first thickness overlying the gate oxide layer; forming a second metal layer having a second thickness overlying the first metal layer first thickness; selectively removing the second metal layer overlying the first channel region; forming a third metal layer; establishing a first MOSFET with a gate work function responsive to the thicknesses of the first and third metal layer overlying the first channel region; and, establishing a second MOSFET, complementary to the first MOSFET, with a gate work function responsive to the combination of the thicknesses of the first, second, and third metal layers overlying the second channel region.

摘要翻译： 提供了具有金属栅极的双栅极MOSFET和用于设置这种MOSFET中的阈值电压的方法。 该方法包括：形成覆盖第一和第二沟道区的栅极氧化层; 形成具有覆盖所述栅极氧化物层的第一厚度的第一金属层; 形成具有覆盖所述第一金属层第一厚度的第二厚度的第二金属层; 选择性地去除覆盖在第一沟道区上的第二金属层; 形成第三金属层; 建立具有响应于覆盖在第一沟道区上的第一和第三金属层的厚度的栅极功函数的第一MOSFET; 以及响应于覆盖在第二沟道区上的第一，第二和第三金属层的厚度的组合，建立与第一MOSFET互补的第二MOSFET。

公开(公告)号：US06825106B1

公开(公告)日：2004-11-30

申请号：US10676987

申请日：2003-09-30

申请人： Wei Gao ,  Yoshi Ono

发明人： Wei Gao ,  Yoshi Ono

IPC分类号： H01L213205

CPC分类号： H01L29/66545 ,  H01L21/28088 ,  H01L29/78

摘要： A method is provided to deposit niobium monoxide gates. An elemental metal target, or a composite niobium monoxide target is provided within a sputtering chamber. A substrate with gate dielectric, for example silicon dioxide or a high-k gate dielectric, is provided in the sputtering chamber. The sputtering power and oxygen partial pressure within the chamber is set to deposit a film comprising niobium monoxide, without excess amounts of elemental niobium, NbO2 insulator, or Nb2O5 insulator. The deposition method may be incorporated into a standard CMOS fabrication process, or a replacement gate CMOS process.

摘要翻译： 提供了一种沉积一氧化monoxide栅的方法。 在溅射室内设置元素金属靶或复合铌靶。 在溅射室中提供具有栅极电介质的衬底，例如二氧化硅或高k栅极电介质。 室内的溅射功率和氧分压被设定为沉积包含一氧化铌的膜，而不含过量的元素铌，NbO 2绝缘体或Nb 2 O 5绝缘体。 沉积方法可以结合到标准CMOS制造工艺或替代栅极CMOS工艺中。

公开(公告)号：US06348373B1

公开(公告)日：2002-02-19

申请号：US09538017

申请日：2000-03-29

申请人： Yanjun Ma ,  Yoshi Ono

发明人： Yanjun Ma ,  Yoshi Ono

IPC分类号： H01L218242

CPC分类号： H01L21/28185 ,  H01L21/28194 ,  H01L21/31155 ,  H01L21/31604 ,  H01L21/31691 ,  H01L29/517

摘要： A method of improving the electrical properties of high dielectric constant films by depositing an initial film and implanting oxygen ions to modify the film by decreasing the oxygen deficiency of the film while reducing or eliminating formation of an interfacial silicon dioxide layer. An initial high dielectric constant material is deposited over a silicon substrate by means of CVD, reactive sputtering or evaporation. Oxygen ions are preferably implanted using plasma ion immersion (PIII), although other methods are also provided. Following implantation the substrate is annealed to condition the high dielectric constant film.

摘要翻译： 通过沉积初始膜和注入氧离子以改善膜的氧缺陷，同时减少或消除界面二氧化硅层的形成来改善高介电常数膜的电性能的方法。 初始高介电常数材料通过CVD，反应溅射或蒸发沉积在硅衬底上。 尽管还提供了其他方法，但优选使用等离子体离子浸渍（PIII）来注入氧离子。 在注入后，将衬底退火以调节高介电常数膜。

公开(公告)号：US6060755A

公开(公告)日：2000-05-09

申请号：US356470

申请日：1999-07-19

申请人： Yanjun Ma ,  Yoshi Ono

发明人： Yanjun Ma ,  Yoshi Ono

IPC分类号： C23C14/08 ,  C23C14/14 ,  C23C14/58 ,  C23C16/06 ,  C23C16/56 ,  H01B3/12 ,  H01L21/02 ,  H01L21/28 ,  H01L21/316 ,  H01L21/8232 ,  H01L29/51 ,  H01L29/78 ,  H01L29/76

CPC分类号： H01L21/28185 ,  H01L21/28194 ,  H01L29/513 ,  H01L29/517 ,  H01L28/56

摘要： A high-k dielectric film is provided which remains amorphous at relatively high annealing temperatures. The high-k dielectric film is a metal oxide of either Zr or Hf, doped with a trivalent metal, such as Al. Because the film resists the formation of a crystalline structure, interfaces to adjacent films have fewer irregularities. When used as a gate dielectric, the film can be made thin to support smaller transistor geometries, while the surface of the channel region can be made smooth to support high electron mobility. Also provided are CVD, sputtering, and evaporation deposition methods for the above-mentioned, trivalent metal doped high dielectric films.

摘要翻译： 提供了一种高k电介质膜，其在相对高的退火温度下保持非晶态。 高k电介质膜是掺杂有三价金属如Al的Zr或Hf的金属氧化物。 由于膜抵抗晶体结构的形成，与相邻膜的界面具有较少的不规则性。 当用作栅极电介质时，可以使膜变薄以支持更小的晶体管几何形状，同时沟道区域的表面可以被制成平滑的以支持高电子迁移率。 还提供了用于上述三价金属掺杂的高介电膜的CVD，溅射和蒸发沉积方法。

公开(公告)号：US07678512B2

公开(公告)日：2010-03-16

申请号：US11657326

申请日：2007-01-24

申请人： Yoshi Ono ,  Bruce D. Ulrich ,  Wei Gao

发明人： Yoshi Ono ,  Bruce D. Ulrich ,  Wei Gao

IPC分类号： G03F1/00

CPC分类号： G03F7/0005 ,  G03F1/50

摘要： A method of fabricating a grayscale reticle includes preparing a quartz wafer substrate; depositing a layer of SRO on the top surface of the quartz substrate; patterning and etching the SRO to form an initial microlens pattern using step-over lithography; patterning and etching the SRO to form a recessed pattern in the SRO; depositing an opaque film on the SRO; patterning and etching the opaque film; depositing and planarizing a planarizing layer; cutting the quartz wafer into rectangular pieces sized to be smaller than a selected blank reticle; bonding the a piece a to selected reticle blank to form a grayscale reticle; and using the grayscale reticle to form a microlens array on a photoimager.

摘要翻译： 制造灰度标线的方法包括制备石英晶片衬底; 在石英衬底的顶表面上沉积SRO层; 图案化和蚀刻SRO以使用逐步光刻形成初始微透镜图案; 图案化和蚀刻SRO以在SRO中形成凹陷图案; 在SRO上沉积不透明膜; 图案化和蚀刻不透明膜; 沉积和平坦化平坦化层; 将石英晶片切割成尺寸小于所选空白掩模版的矩形块; 将片a粘合到所选的掩模版坯料上以形成灰度标线; 并使用灰度标线在光学成像仪上形成微透镜阵列。

公开(公告)号：US07528695B2

公开(公告)日：2009-05-05

申请号：US11361519

申请日：2006-02-23

申请人： John F. Conley, Jr. ,  Yoshi Ono

发明人： John F. Conley, Jr. ,  Yoshi Ono

IPC分类号： H01C7/00

CPC分类号： G01N33/0027

摘要： A method of selectively enhancing the sensitivity of a metal oxide sensor includes fabricating a ZnO sensor having a ZnO sensor element therein; and exposing the ZnO sensor element to a plasma stream.

摘要翻译： 选择性提高金属氧化物传感器的灵敏度的方法包括制造其中具有ZnO传感器元件的ZnO传感器; 并将ZnO传感器元件暴露于等离子体流。