利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

80 条记录 (耗时 0.034 秒)

    META PREDICTOR RESTORATION UPON DETECTING MISPREDICTION
    63.
    发明申请
    META PREDICTOR RESTORATION UPON DETECTING MISPREDICTION 有权
    META预测恢复检测故障

    公开(公告)号：US20130036297A1

    公开(公告)日：2013-02-07

    申请号：US13647153

    申请日：2012-10-08

    申请人： Stephan Jourdan ,  Adi Yoaz ,  Mattan Erez ,  Ronny Ronen

    发明人： Stephan Jourdan ,  Adi Yoaz ,  Mattan Erez ,  Ronny Ronen

    IPC分类号： G06F9/38

    CPC分类号： G06F9/3861 ,  G06F9/3848

    摘要： Methods and apparatus for restoring a meta predictor system upon detecting a branch or binary misprediction, are disclosed. An example apparatus may include a base misprediction history register to store a set of misprediction history values each indicating whether a previous branch prediction taken by a previous branch instruction was predicted correctly or incorrectly. The apparatus may comprise a meta predictor to detect a branch misprediction of a current branch prediction based at least in part on an output of the base misprediction history register. The meta predictor may restore the base misprediction history register based on the detecting of the branch misprediction. Additional apparatus, systems, and methods are disclosed.

    摘要翻译： 公开了在检测到分支或二进制错误预测时恢复元预测系统的方法和装置。 一个示例性装置可以包括一个基本错误预测历史寄存器，用于存储一组错误预测历史值，每个错误预测历史值指示是否正确或不正确地预测了由先前的分支指令取得的先前分支预测。 该装置可以包括元预测器，用于至少部分地基于基本错误预测历史寄存器的输出来检测当前分支预测的分支错误预测。 元预测器可以基于检测到分支错误预测来恢复基本的错误预测历史寄存器。 公开了附加装置，系统和方法。

    EFFICIENT METHOD AND APPARATUS FOR EMPLOYING A MICRO-OP CACHE IN A PROCESSOR
    65.
    发明申请
    EFFICIENT METHOD AND APPARATUS FOR EMPLOYING A MICRO-OP CACHE IN A PROCESSOR 有权
    在处理器中使用微型高速缓存的有效方法和设备

    公开(公告)号：US20090249036A1

    公开(公告)日：2009-10-01

    申请号：US12060239

    申请日：2008-03-31

    申请人： Lihu Rappoport ,  Robert Valentine ,  Stephan Jourdan ,  Franck Sala ,  Amir Leibovitz ,  Ido Ouziel ,  Ron Gabor

    发明人： Lihu Rappoport ,  Robert Valentine ,  Stephan Jourdan ,  Franck Sala ,  Amir Leibovitz ,  Ido Ouziel ,  Ron Gabor

    IPC分类号： G06F9/30

    CPC分类号： G06F9/3017 ,  G06F1/3203 ,  G06F1/3246 ,  G06F1/3287 ,  G06F9/30145 ,  G06F9/3802 ,  G06F9/382 ,  Y02D10/171

    摘要： Methods and apparatus for using micro-op caches in processors are disclosed. A tag match for an instruction pointer retrieves a set of micro-op cache line access tuples having matching tags. The set is stored in a match queue. Line access tuples from the match queue are used to access cache lines in a micro-op cache data array to supply a micro-op queue. On a micro-op cache miss, a macroinstruction translation engine (MITE) decodes macroinstructions to supply the micro-op queue. Instruction pointers are stored in a miss queue for fetching macroinstructions from the MITE. The MITE may be disabled to conserve power when the miss queue is empty-likewise for the micro-op cache data array when the match queue is empty. Synchronization flags in the last micro-op from the micro-op cache on a subsequent micro-op cache miss indicate where micro-ops from the MITE merge with micro-ops from the micro-op cache.

    摘要翻译： 公开了在处理器中使用微操作高速缓存的方法和装置。 指令指针的标签匹配检索一组具有匹配标签的微操作高速缓存行访问元组。 该集合存储在匹配队列中。 来自匹配队列的线路访问元组用于访问微操作高速缓存数据阵列中的高速缓存行以提供微操作队列。 在微操作缓存未命中时，宏指令转换引擎（MITE）解码宏指令以提供微操作队列。 指令指针存储在从MITE获取宏指令的小队列中。 当缺席队列为空时，MITE可能会被禁用以节省电力，而当匹配队列为空时，也可以为微操作高速缓存数据阵列。 随后微操作高速缓存未命中的微操作高速缓存中的最后一个微操作中的同步标志指示来自MITE的微操作与微操作高速缓存的微操作合并。

    Passing decoded instructions to both trace cache building engine and allocation module operating in trace cache or decoder reading state
    68.
    发明授权
    Passing decoded instructions to both trace cache building engine and allocation module operating in trace cache or decoder reading state 失效
    将解码的指令传递到跟踪高速缓存构建引擎和在跟踪缓存或解码器读取状态中操作的分配模块

    公开(公告)号：US06950924B2

    公开(公告)日：2005-09-27

    申请号：US10032565

    申请日：2002-01-02

    申请人： John Alan Miller ,  Stephan Jourdan

    发明人： John Alan Miller ,  Stephan Jourdan

    IPC分类号： G06F9/00 ,  G06F9/06 ,  G06F9/38 ,  G06F15/00

    CPC分类号： G06F9/3808 ,  G06F9/3824 ,  G06F9/3826

    摘要： A system and method of managing processor instructions provides enhanced performance. The system and method provide for decoding a first instruction into a plurality of operations with a decoder. A first copy of the operations is passed from the decoder to a build engine associated with a trace cache. The system and method further provide for passing a second copy of the operation from the decoder directly to a back end allocation module such that the operations bypass the build engine and the allocation module is in a decoder reading state.

    摘要翻译： 管理处理器指令的系统和方法提供增强的性能。 该系统和方法提供用解码器将第一指令解码为多个操作。 操作的第一个副本从解码器传递到与跟踪缓存相关联的构建引擎。 该系统和方法进一步提供将操作的第二副本从解码器直接传递到后端分配模块，使得操作绕过构建引擎并且分配模块处于解码器读取状态。

    Method and apparatus for a stew-based loop predictor
    69.
    发明申请
    Method and apparatus for a stew-based loop predictor 有权
    一种基于炖菜的循环预测器的方法和装置

    公开(公告)号：US20050138341A1

    公开(公告)日：2005-06-23

    申请号：US10739689

    申请日：2003-12-17

    申请人： Subramaniam Maiyuran ,  Peter Smith ,  Stephan Jourdan

    发明人： Subramaniam Maiyuran ,  Peter Smith ,  Stephan Jourdan

    IPC分类号： G06F9/00 ,  G06F9/32 ,  G06F9/38

    CPC分类号： G06F9/3802 ,  G06F9/325 ,  G06F9/3808 ,  G06F9/3844

    摘要： A method and apparatus for a loop predictor for predicting the end of a loop is disclosed. In one embodiment, the loop predictor may have a predict counter to hold a predict count representing the expected number of times that a predictor stew value will repeat during the execution of a given loop. The loop predictor may also have one or more running counters to hold a count of the times that the stew value has repeated during the execution of the present loop. When the counter values match the predictor may issue a prediction that the loop will end.

    摘要翻译： 公开了一种用于预测环路结束的环路预测器的方法和装置。 在一个实施例中，环路预测器可以具有预测计数器，以保持预测计数，该预测计数表示在给定循环的执行期间预测器炖值将重复的预期次数。 循环预测器还可以具有一个或多个运行计数器，以在执行当前循环期间保持炖煮值重复的次数的计数。 当计数器值匹配时，预测器可以发出循环结束的预测。