公开(公告)号：US20130092984A1

公开(公告)日：2013-04-18

申请号：US13272305

申请日：2011-10-13

申请人： Chi-Wen Liu ,  Chao-Hsiung Wang

发明人： Chi-Wen Liu ,  Chao-Hsiung Wang

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L21/76224 ,  H01L29/7843 ,  H01L29/7845 ,  H01L29/785

摘要： A semiconductor device and method for fabricating a semiconductor device is disclosed. An exemplary semiconductor device includes a substrate including a fin structure including one or more fins disposed on the substrate. The semiconductor device further includes a dielectric layer disposed on a central portion of the fin structure and traversing each of the one or more fins. The semiconductor device further includes a work function metal disposed on the dielectric layer and traversing each of the one or more fins. The semiconductor device further includes a strained material disposed on the work function metal and interposed between each of the one or more fins. The semiconductor device further includes a signal metal disposed on the work function metal and on the strained material and traversing each of the one or more fins.

摘要翻译： 公开了一种用于制造半导体器件的半导体器件和方法。 示例性的半导体器件包括：衬底，其包括鳍状结构，其包括设置在衬底上的一个或多个鳍。 半导体器件还包括设置在散热片结构的中心部分并且穿过所述一个或多个散热片中的每一个的电介质层。 半导体器件还包括设置在电介质层上并穿过一个或多个鳍片中的每一个的功函数金属。 半导体器件还包括布置在功函金属上的应变材料，并插入在一个或多个鳍之间。 半导体器件还包括设置在功函数金属上的信号金属和在应变材料上并穿过一个或多个鳍片中的每一个的信号金属。

公开(公告)号：US20130056826A1

公开(公告)日：2013-03-07

申请号：US13223682

申请日：2011-09-01

申请人： Chi-Wen Liu ,  Chao-Hsiung Wang

发明人： Chi-Wen Liu ,  Chao-Hsiung Wang

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L27/0886 ,  H01L21/823431 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/20 ,  H01L29/22 ,  H01L29/66795

摘要： A multiple-fin device includes a substrate and a plurality of fins formed on the substrate. Source and drain regions are formed in the respective fins. A dielectric layer is formed on the substrate. The dielectric layer has a first thickness adjacent one side of a first fin and having a second thickness, different from the first thickness, adjacent an opposite side of the fin. A continuous gate structure is formed overlying the plurality of fins, the continuous gate structure being adjacent a top surface of each fin and at least one sidewall surface of at least one fin. By adjusting the dielectric layer thickness, channel width of the resulting device can be fine-tuned.

摘要翻译： 多翅片装置包括基板和形成在基板上的多个翅片。 源极和漏极区域形成在相应的鳍片中。 在基板上形成电介质层。 电介质层具有与第一鳍片的一侧相邻的第一厚度，并且具有与第一厚度不同的第二厚度，邻近鳍片的相对侧。 连续的栅极结构被形成为覆盖多个翅片，连续栅极结构邻近每个翅片的顶表面和至少一个翅片的至少一个侧壁表面。 通过调整电介质层的厚度，所得到的器件的通道宽度可以被微调。

公开(公告)号：US07452805B2

公开(公告)日：2008-11-18

申请号：US11385923

申请日：2006-03-20

申请人： Chao-Hsiung Wang ,  Chien-Chao Huang ,  Chenming Hu ,  Horng-Huei Tseng

发明人： Chao-Hsiung Wang ,  Chien-Chao Huang ,  Chenming Hu ,  Horng-Huei Tseng

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/2855 ,  H01L21/76838 ,  H01L21/76849 ,  H01L21/76877

摘要： A semiconductor device including a dielectric layer having a opening form therein having a cross-sectional area of less than 1 μm2 and a PVD aluminum base conductor filled in the opening.

摘要翻译： 一种半导体器件，包括其中具有小于1μm2的横截面积的开口形式的电介质层和填充在该开口中的PVD铝基底导体。

公开(公告)号：US20080142842A1

公开(公告)日：2008-06-19

申请号：US12038091

申请日：2008-02-27

申请人： Chun Chich LIN ,  Yee-Chia Yeo ,  Chien-Chao Huang ,  Chao-Hsiung Wang ,  Tien-Chih Chang ,  Chenming Hu ,  Fu-Liang Yang ,  Shih-Chang Chen ,  Mong-Song Liang ,  Liang-Gi Yao

发明人： Chun Chich LIN ,  Yee-Chia Yeo ,  Chien-Chao Huang ,  Chao-Hsiung Wang ,  Tien-Chih Chang ,  Chenming Hu ,  Fu-Liang Yang ,  Shih-Chang Chen ,  Mong-Song Liang ,  Liang-Gi Yao

IPC分类号： H01L29/04

CPC分类号： H01L29/1054 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/324

摘要： A structure for an integrated circuit is disclosed. The structure includes a crystalline substrate and four crystalline layers. The first crystalline layer of first lattice constant is positioned on the crystalline substrate. The second crystalline layer has a second lattice constant different from the first lattice constant, and is positioned on said first crystalline layer. The third crystalline layer has a third lattice constant different than said second lattice constant, and is positioned on said second crystalline layer. The strained fourth crystalline layer includes, at least partially, a MOSFET device.

摘要翻译： 公开了一种用于集成电路的结构。 该结构包括晶体衬底和四个结晶层。 第一晶格常数的第一晶体层位于晶体衬底上。 第二晶体层具有不同于第一晶格常数的第二晶格常数，并且位于所述第一晶体层上。 第三晶体层具有与所述第二晶格常数不同的第三晶格常数，并且位于所述第二晶体层上。 应变的第四晶体层至少部分地包括MOSFET器件。

公开(公告)号：US20070218686A1

公开(公告)日：2007-09-20

申请号：US11385923

申请日：2006-03-20

申请人： Chao-Hsiung Wang ,  Chien-Chao Huang ,  Chenming Hu ,  Horng-Huei Tseng

发明人： Chao-Hsiung Wang ,  Chien-Chao Huang ,  Chenming Hu ,  Horng-Huei Tseng

IPC分类号： H01L21/44

CPC分类号： H01L21/76843 ,  H01L21/2855 ,  H01L21/76838 ,  H01L21/76849 ,  H01L21/76877

摘要： A semiconductor device including a dielectric layer having a opening form therein having a cross-sectional area of less than 1 μm2 and a PVD aluminum base conductor filled in the opening.

摘要翻译： 一种半导体器件，包括其中具有小于1μm2的横截面积的开口形式的电介质层和填充在该开口中的PVD铝基底导体。

公开(公告)号：US07265038B2

公开(公告)日：2007-09-04

申请号：US10723509

申请日：2003-11-25

申请人： Ping-Kun Wu ,  Horng-Huei Tseng ,  Chine-Gie Lo ,  Chao-Hsiung Wang ,  Shau-Lin Shue

发明人： Ping-Kun Wu ,  Horng-Huei Tseng ,  Chine-Gie Lo ,  Chao-Hsiung Wang ,  Shau-Lin Shue

IPC分类号： H01L21/26

CPC分类号： H01L21/76807 ,  H01L21/76846 ,  H01L21/76862 ,  H01L21/76873 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A copper filled damascene structure and method for forming the same the method including providing a substrate comprising a semiconductor substrate; forming an insulator layer on the substrate; forming a damascene opening through a thickness portion of the insulator layer; forming a diffusion barrier layer to line the damascene opening; forming a first seed layer overlying the diffusion barrier; plasma treating the first seed layer in-situ with a first treatment plasma comprising plasma source gases selected from the group consisting of argon, nitrogen, hydrogen, and NH3; forming a second seed layer overlying the first seed layer; forming a copper layer overlying the second seed layer according to an electro-chemical plating (ECP) process to fill the damascene opening; and, planarizing the copper layer to form a metal interconnect structure.

摘要翻译： 铜填充镶嵌结构及其形成方法，包括提供包括半导体衬底的衬底; 在所述基板上形成绝缘体层; 通过所述绝缘体层的厚度部分形成镶嵌开口; 形成扩散阻挡层以使所述镶嵌开口成线; 形成覆盖所述扩散阻挡层的第一晶种层; 用包含选自氩，氮，氢和NH 3的等离子体源气体的第一处理等离子体原位处理第一籽晶层; 形成覆盖所述第一种子层的第二种子层; 根据电化学电镀（ECP）工艺形成覆盖在第二晶种层上的铜层以填充镶嵌开口; 并且平坦化铜层以形成金属互连结构。

公开(公告)号：US20070164369A1

公开(公告)日：2007-07-19

申请号：US11714416

申请日：2007-03-06

申请人： Chien-Chao Huang ,  Yee-Chia Yeo ,  Chao-Hsiung Wang ,  Chun-Chieh Lin ,  Chenming Hu

发明人： Chien-Chao Huang ,  Yee-Chia Yeo ,  Chao-Hsiung Wang ,  Chun-Chieh Lin ,  Chenming Hu

IPC分类号： H01L29/76

CPC分类号： H01L29/1054 ,  H01L21/02142 ,  H01L21/265 ,  H01L21/28052 ,  H01L21/28518 ,  H01L21/28525 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66636 ,  H01L29/7834

摘要： A method comprises providing a semiconductor alloy layer on a semiconductor substrate, forming a gate structure on the semiconductor alloy layer, forming source and drain regions in the semiconductor substrate on both sides of the gate structure, removing at least a portion of the semiconductor alloy layer overlying the source and drain regions, and forming a metal silicide region over the source and drain regions.

摘要翻译： 一种方法包括在半导体衬底上提供半导体合金层，在半导体合金层上形成栅极结构，在半导体衬底的栅极结构的两侧形成源区和漏极区，去除半导体合金层的至少一部分 覆盖源极和漏极区域，并且在源极和漏极区域上形成金属硅化物区域。

公开(公告)号：US20070099402A1

公开(公告)日：2007-05-03

申请号：US11613462

申请日：2006-12-20

申请人： Horng-Huei Tseng ,  Chung-Hu Ge ,  Chao-Hsiung Wang

发明人： Horng-Huei Tseng ,  Chung-Hu Ge ,  Chao-Hsiung Wang

IPC分类号： H01L21/20 ,  H01L21/36 ,  H01L21/66 ,  G01R31/26

CPC分类号： H01L23/544 ,  H01L21/67115 ,  H01L29/045 ,  H01L2223/54466 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/00

摘要： A reliable semiconductor structure and its fabrication method. Active regions and/or scribe lines on a semiconductor substrate are configured along a crack resistant crystalline direction. Thermal cracking due to the abrupt temperature ramp of rapid thermal processing can be avoided.

摘要翻译： 可靠的半导体结构及其制造方法。 半导体衬底上的有源区和/或划线沿着耐裂纹结晶方向配置。 可以避免由于快速热处理的突然温度斜坡导致的热裂纹。

公开(公告)号：US20070075428A1

公开(公告)日：2007-04-05

申请号：US11241355

申请日：2005-09-30

申请人： Chao-Hsiung Wang ,  Ping-Kun Wu

发明人： Chao-Hsiung Wang ,  Ping-Kun Wu

IPC分类号： H01L23/52 ,  H01L21/44

CPC分类号： H01L23/53238 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76852 ,  H01L21/76885 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit device comprising a partially embedded and encapsulated damascene structure and method for forming the same to improve adhesion to an overlying dielectric layer, the integrated circuit device including a conductive material partially embedded in an opening formed in a dielectric layer; wherein said conductive material is encapsulated with a first barrier layer comprising sidewall and bottom portions and a second barrier layer covering a top portion, said conductive material and first barrier layer sidewall portions extending to a predetermined height above an upper surface of the dielectric layer to form a partially embedded damascene.

摘要翻译： 一种集成电路装置，包括部分嵌入和封装的镶嵌结构及其形成方法以改善与上覆介质层的粘合性，所述集成电路器件包括部分地嵌入形成在介电层中的开口中的导电材料; 其中所述导电材料被封装有包括侧壁和底部的第一阻挡层和覆盖顶部的第二阻挡层，所述导电材料和第一阻挡层侧壁部分延伸到介电层的上表面上方的预定高度以形成 部分嵌入的镶嵌。

公开(公告)号：US07105928B2

公开(公告)日：2006-09-12

申请号：US10684224

申请日：2003-10-10

申请人： Chen-Hua Yu ,  Horng-Huei Tseng ,  Chenming Hu ,  Chao-Hsiung Wang

发明人： Chen-Hua Yu ,  Horng-Huei Tseng ,  Chenming Hu ,  Chao-Hsiung Wang

IPC分类号： H01L23/52

CPC分类号： H01L21/76846 ,  H01L21/76849 ,  H01L21/7685 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices and methods of forming the semiconductor devices using an HTS (High Temperature Superconductor) layer in combination with a typical diffusion layer between the dielectric material and the copper (or other metal) conductive wiring. The HTS layer includes a superconductor material comprised of barium copper oxide and a rare earth element. The rare earth element yttrium is particularly suitable. For semiconductor devices having other semiconductor circuits or elements above the wiring, a capping layer of HTS material is deposited over the wiring before a cover layer of dielectric is deposited.

摘要翻译： 使用HTS（高温超导体）层与介电材料和铜（或其它金属）导电布线之间的典型扩散层组合形成半导体器件的半导体器件和方法。 HTS层包括由氧化钡钡和稀土元素构成的超导体材料。 稀土元素钇特别适合。 对于具有其它半导体电路或布线之上的元件的半导体器件，在沉积覆盖层的电介质之前，在布线上沉积HTS材料的覆盖层。