公开(公告)号：US06483821B1

公开(公告)日：2002-11-19

申请号：US09294722

申请日：1999-04-19

申请人： Anand G. Dabak ,  Srinath Hosur ,  Timothy Schmidl

发明人： Anand G. Dabak ,  Srinath Hosur ,  Timothy Schmidl

IPC分类号： H04Q700

CPC分类号： H04L25/0228 ,  H04B1/7115 ,  H04B1/712 ,  H04B2201/70701 ,  H04L1/20 ,  H04L25/0204 ,  H04L25/0236

摘要： The present invention is an improved system and method for transmitting and receiving digital information over mobile communication channels. The present invention includes an enhanced channel estimator (34) which iteratively estimates channel amplitude and phase distortion from received pilot and data signal information at various time instants. The iterative channel estimation scheme of the present invention provides increased performance of the transceiver system which allows for efficiencies such as transmission of a minimal amount of pilot information and reduction in the transmitted power.

摘要翻译： 本发明是一种用于通过移动通信信道发送和接收数字信息的改进的系统和方法。 本发明包括增强信道估计器（34），其在不同的时刻迭代地估计来自接收到的导频的信道幅度和相位失真以及数据信号信息。 本发明的迭代信道估计方案提供了收发机系统的增加的性能，其允许诸如传输最小量的导频信息和减少发射功率的效率。

公开(公告)号：US06356605B1

公开(公告)日：2002-03-12

申请号：US09195942

申请日：1998-11-19

申请人： Srinath Hosur ,  Anand G. Dabak

发明人： Srinath Hosur ,  Anand G. Dabak

IPC分类号： H04B710

CPC分类号： H04B7/0845 ,  H04B1/707 ,  H04B7/06 ,  H04L1/0625

摘要： A circuit is designed with a correction circuit (350) coupled to receive a first estimate signal (&agr;j1), a second estimate signal (&agr;j2), and a plurality of input signals from an external source along plural signal paths. The plurality of input signals includes a first and a second input signal (Rj1, Rj2) The correction circuit produces a first symbol estimate in response to the first and second estimate signals and the first and second input signals. The correction circuit produces a second symbol estimate in response to the first and second estimate signals and the first and second input signals. A combining circuit is coupled to receive a plurality of first symbol estimates including the first symbol estimate and a plurality of second symbol estimates including the second symbol estimate. The combining circuit produces a first symbol signal ({tilde over (S)}1) in response to the plurality of first symbol estimates and a second symbol signal ({tilde over (S)}2) in response to the plurality of second symbol estimates. A synchronization circuit (408) is coupled to receive the first and second symbol signals (400-406) and a first known symbol and a second known symbol (410-416). The synchronization circuit produces a synchronization signal (418) in response to an approximate match between the first symbol signal and the first known symbol and between the second symbol signal and the second known symbol.

摘要翻译： 电路被设计成具有被耦合以从多个信号路径从外部源接收第一估计信号（alphaj1），第二估计信号（alphaj2）以及多个输入信号的校正电路（350）。 所述多个输入信号包括第一和第二输入信号（Rj1，Rj2）。所述校正电路响应于所述第一和第二估计信号以及所述第一和第二输入信号而产生第一符号估计。 校正电路响应于第一和第二估计信号以及第一和第二输入信号产生第二符号估计。 组合电路被耦合以接收包括第一符号估计的多个第一符号估计和包括第二符号估计的多个第二符号估计。 响应于多个第一符号估计，组合电路响应于多个第二符号估计而产生第一符号信号（（S）} 1）和第二符号信号（（S）} 2） 估计。 耦合同步电路（408）以接收第一和第二符号信号（400-406）和第一已知符号和第二已知符号（410-416）。 响应于第一符号信号和第一已知符号之间以及第二符号信号和第二已知符号之间的近似匹配，同步电路产生同步信号（418）。

公开(公告)号：USRE44858E1

公开(公告)日：2014-04-22

申请号：US13136059

申请日：2011-07-20

申请人： Srinath Hosur ,  Anand G. Dabak

发明人： Srinath Hosur ,  Anand G. Dabak

IPC分类号： H04B7/185

CPC分类号： H04B7/0669 ,  H04B1/712 ,  H04B2201/70707 ,  H04W52/08 ,  H04W52/241 ,  H04W52/245 ,  H04W52/42

摘要： A circuit is designed with a measurement circuit (432). The measurement circuit is coupled to receive a first input signal (903) from a first antenna (128) of a transmitter and coupled to receive a second input signal (913) from a second antenna (130) of the transmitter. Each of the first and second signals is transmitted at a first time. The measurement circuit produces an output signal corresponding to a magnitude of the first and second signals. A control circuit (430) is coupled to receive the output signal and a reference signal. The control circuit is arranged to produce a control signal at a second time in response to a comparison of the output signal and the reference signal.

摘要翻译： 电路设计有测量电路（432）。 测量电路被耦合以从发射机的第一天线（128）接收第一输入信号（903），并被耦合以从发射机的第二天线（130）接收第二输入信号（913）。 第一和第二信号中的每一个在第一时间被发送。 测量电路产生对应于第一和第二信号的幅度的输出信号。 控制电路（430）被耦合以接收输出信号和参考信号。 控制电路被布置成响应于输出信号和参考信号的比较而在第二时间产生控制信号。

公开(公告)号：US08126092B2

公开(公告)日：2012-02-28

申请号：US10918839

申请日：2004-08-13

申请人： Sundararajan Sriram ,  Srinath Hosur

发明人： Sundararajan Sriram ,  Srinath Hosur

IPC分类号： H04L27/06

CPC分类号： H04B1/70752 ,  H04B1/70735 ,  H04B1/7077 ,  H04B1/7093 ,  H04B2201/70702 ,  H04B2201/70707

摘要： A circuit for detecting a serial signal comprises a first circuit coupled to receive the serial signal during a predetermined plurality of time periods of substantially equal duration. The first circuit is coupled to receive a first code. The first circuit is arranged to compare a part of the serial signal corresponding to each time period of the plurality of timer periods to the first code, thereby producing a match signal. The first circuit accumulates the match signal from each of the each time period of the plurality of time periods.

摘要翻译： 用于检测串行信号的电路包括第一电路，其耦合以在基本相等的持续时间的预定多个时间段内接收串行信号。 第一电路被耦合以接收第一代码。 第一电路被布置为将与多个定时器周期的每个时间段相对应的一部分串行信号与第一代码进行比较，从而产生匹配信号。 第一电路从多个时间段的每个时间段的每一个累加匹配信号。

公开(公告)号：US20110199972A1

公开(公告)日：2011-08-18

申请号：US13026777

申请日：2011-02-14

申请人： Nirmal Chindhu Warke ,  Srinath Hosur ,  Martin J. Izzard ,  Siraj Akhtar ,  Baher S. Haroun ,  Marco Corsi

发明人： Nirmal Chindhu Warke ,  Srinath Hosur ,  Martin J. Izzard ,  Siraj Akhtar ,  Baher S. Haroun ,  Marco Corsi

IPC分类号： H04W40/00

CPC分类号： H04W40/00 ,  H01Q3/26 ,  H01Q9/20 ,  H01Q21/0006 ,  H01Q21/0037 ,  H04B7/0617 ,  H04B17/336 ,  H04L45/74 ,  H04L49/3009 ,  H04L49/40 ,  H04W40/06 ,  H04W40/12 ,  Y02D70/00 ,  Y02D70/166 ,  Y02D70/322 ,  Y02D70/34

摘要： Embodiments of the invention provide a system and method for chip to chip communications in electronic circuits. A router or switch receives data packets at input port ASICs. A routing table on the input port ASIC or on a routing ASIC is used to identify a destination port ASIC based upon header information in the data packet. The data packet is transmitted from the input port ASIC to the destination port ASIC using millimeter wave signals that are transmitted across a waveguide or a wireless interface.

摘要翻译： 本发明的实施例提供了一种用于电子电路中芯片到芯片通信的系统和方法。 路由器或交换机在输入端口ASIC处接收数据包。 输入端口ASIC或路由ASIC上的路由表用于根据数据包中的报头信息识别目标端口ASIC。 使用在波导或无线接口上传输的毫米波信号，将数据分组从输入端口ASIC发送到目标端口ASIC。

公开(公告)号：US07324602B2

公开(公告)日：2008-01-29

申请号：US10886480

申请日：2004-07-07

申请人： David P. Magee ,  Srinath Hosur

发明人： David P. Magee ,  Srinath Hosur

IPC分类号： H04L1/02

CPC分类号： H04B7/0413 ,  H04B7/10 ,  H04L25/0204 ,  H04L25/0226 ,  H04L27/2613

摘要： The present invention provides a time-orthogonal preamble supplement generator for use with a multiple-input, multiple-output (MIMO) transmitter employing N transmit antennas, where N is at least two. In one embodiment, the time-orthogonal preamble supplement generator includes an initial preamble supplement encoder configured to provide a preamble supplement to each of the N transmit antennas during an initial time interval. The time-orthogonal preamble supplement generator also includes a subsequent preamble supplement encoder coupled to the initial preamble supplement encoder and configured to provide the preamble supplement or a negation thereof to the N transmit antennas during (N−1) subsequent time intervals.

摘要翻译： 本发明提供了一种与采用N个发射天线的多输入多输出（MIMO）发射机一起使用的时间正交前导码补充生成器，其中N是至少两个。 在一个实施例中，时间正交前导码补充生成器包括初始前导码补充编码器，其被配置为在初始时间间隔期间向N个发射天线中的每一个提供前导码补充。 时间正交前导码补充生成器还包括耦合到初始前导码补充编码器并被配置为在（N-1）个后续时间间隔期间向N个发送天线提供前导补充或否定的后续前导码补充编码器。

公开(公告)号：US07218604B2

公开(公告)日：2007-05-15

申请号：US10060502

申请日：2002-01-30

申请人： Srinath Hosur ,  Dennis Rauschmayer

发明人： Srinath Hosur ,  Dennis Rauschmayer

IPC分类号： H04J11/00

CPC分类号： H04L27/2602

摘要： A wireless transmitter (TX1). The transmitter comprises circuitry for providing a plurality of control (CONTROL) bits and circuitry for providing a plurality of user (USER) bits. The transmitter also comprises circuitry for modulating (16) the plurality of control bits and the plurality of user bits into a stream of complex symbols and circuitry (18) for converting the stream of complex symbols into a parallel plurality of complex symbol streams. The transmitter also comprises circuitry (20) for performing an inverse fast Fourier transform on the parallel plurality of complex symbol streams to form a parallel plurality of OFDM symbols and circuitry (22) for converting the parallel plurality of OFDM symbols into a serial stream of OFDM symbols. Each OFDM symbol in the serial stream of OFDM symbols comprises a plurality of data points, and selected (SF2.x) OFDM symbols in the serial stream of OFDM symbols carry modulation information (AMOD). The modulation information in one or more of the selected OFDM symbols comprises a plurality of modulation groups, and the plurality of modulation groups comprises a number of modulation parameters that describe modulation of a corresponding set of data points in a subsequent OFDM symbol in the serial stream of OFDM symbols.

摘要翻译： 无线发射机（TX <1> ）。 发射机包括用于提供多个控制（CONTROL）比特和用于提供多个用户（USER）比特）的电路的电路。 所述发射机还包括用于将所述多个控制比特和所述多个用户比特调制（16）为复数符号流和电路（18）的电路，用于将复符号流转换为并行多个复符号流。 发射机还包括用于对并行多个复符号流执行快速傅立叶逆变换的电路（20），以形成并行多个OFDM符号和电路（22），用于将并行多个OFDM符号转换成OFDM的串行流 符号。 OFDM符号的串行流中的每个OFDM符号包括多个数据点，并且在OFDM符号的串行流中选择的（SF×2.×N）个OFDM符号携带调制信息（AMOD）。 所选择的OFDM符号中的一个或多个中的调制信息包括多个调制组，并且所述多个调制组包括多个调制参数，所述调制参数描述在串行流中随后的OFDM符号中对应的一组数据点的调制 的OFDM符号。

公开(公告)号：US20060222099A1

公开(公告)日：2006-10-05

申请号：US11389354

申请日：2006-03-23

申请人： Badri Varadarajan ,  Anand Dabak ,  Charles Sestok ,  Srinath Hosur

发明人： Badri Varadarajan ,  Anand Dabak ,  Charles Sestok ,  Srinath Hosur

IPC分类号： H04L27/06 ,  H04K1/10

CPC分类号： H04L25/0216 ,  H04L27/2662 ,  H04L2025/03414

摘要： A method of estimating a channel length (304) in a wireless receiver is disclosed. The receiver receives a signal (122) from a remote transmitter. The receiver selects a plurality (K) of different candidate channel lengths and determines a respective criterion value (402) of the signal for each of the plurality of different candidate channel lengths. The receiver selects a channel length (410) from the plurality of different candidate channel lengths in response to the respective criterion value (404).

摘要翻译： 公开了一种在无线接收机中估计信道长度（304）的方法。 接收机从远程发射机接收信号（122）。 接收机选择不同候选信道长度的多个（K），并且为多个不同候选信道长度中的每一个确定信号的相应标准值（402）。 接收机响应于各自的标准值（404）从多个不同候选信道长度中选择一个信道长度（410）。

公开(公告)号：US07103085B1

公开(公告)日：2006-09-05

申请号：US09595561

申请日：2000-06-16

申请人： Anand G. Dabak ,  Sundararajan Sriram ,  Srinath Hosur

发明人： Anand G. Dabak ,  Sundararajan Sriram ,  Srinath Hosur

IPC分类号： H04B1/38

CPC分类号： H04B1/7083 ,  H04B1/70735 ,  H04J13/00 ,  H04J13/12

摘要： A wireless communication system. The system comprises transmitter circuitry (BST1), the transmitter circuitry comprising encoder circuitry (50) for transmitting a plurality of frames (FR). Each of the plurality of frames comprises a primary synchronization code (PCS) and a secondary synchronization code (SSC). The encoder circuitry comprises of circuitry (501) for providing the primary synchronization code in response to a first sequence (32). The encoder circuitry further comprises circuitry (502) for providing the secondary synchronization code in response to a second sequence (54) and a third sequence (56). The second sequence is selected from a plurality of sequences. Each of the plurality of sequences is orthogonal with respect to all other sequences in the plurality of sequences. The third sequence comprises a subset of bits from the first sequence.

摘要翻译： 无线通信系统。 该系统包括发射机电路（BST1），发射机电路包括用于传输多个帧（FR）的编码器电路（50）。 多个帧中的每一个包括主同步码（PCS）和辅同步码（SSC）。 编码器电路包括用于响应于第一序列（32）提供主同步码的电路（50 1）。 编码器电路还包括用于响应于第二序列（54）和第三序列（56）提供辅助同步码的电路（50）。 第二序列从多个序列中选择。 多个序列中的每一个相对于多个序列中的所有其他序列是正交的。 第三序列包括来自第一序列的比特的子集。

公开(公告)号：US06999981B2

公开(公告)日：2006-02-14

申请号：US10057137

申请日：2002-01-25

申请人： Manish Goel ,  Srinath Hosur ,  Michael O. Polley

发明人： Manish Goel ,  Srinath Hosur ,  Michael O. Polley

IPC分类号： G06F7/00 ,  G06F7/38

CPC分类号： G06F7/552 ,  G06F7/4806

摘要： An apparatus (100) for computing the absolute value of a complex number includes separate squaring units (110, 115) for the real and imaginary parts. A square root unit (130) extracts the square root of the sum (120) of these squares, which is absolute value of the complex number. Each squaring unit includes one unsigned multipliers for respective least significant and two signed multipliers for respective most significant bits and a cross term. The products are aligned by shifting and summed. The square root unit employs identical processing elements, each considering two bits of the input and forming one root bit and a remainder. Each processing element compares two intermediate test variables, and selects a “1” or “0” for the root bit and the next remainder based upon this comparison. A chain of processing elements enables computation of the root to the desired precision. Alternatively, the same processing elements may be used in a recirculating manner.

摘要翻译： 用于计算复数的绝对值的装置（100）包括用于实部和虚部的分立的平方单元（110,115）。 平方根单元（130）提取这些正方形的和（120）的平方根，其是复数的绝对值。 每个平方单元包括用于相应最低有效位的一个无符号乘法器和用于相应最高有效位的两个有符号乘法器和交叉项。 产品通过移位和相加进行对齐。 平方根单元采用相同的处理元件，每个元件考虑输入的两个位，并形成一个根位和余数。 每个处理元件比较两个中间测试变量，并根据该比较为根位选择“1”或“0”。 一系列处理元件能够将根计算到所需的精度。 或者，可以以循环方式使用相同的处理元件。