公开(公告)号：US20140156953A1

公开(公告)日：2014-06-05

申请号：US14028018

申请日：2013-09-16

申请人： Ali-Reza Adl-Tabatabai ,  Moshe Bach ,  Sion Berkowits ,  James Henry Cownie ,  Yang Ni ,  Jeffrey V. Olivier ,  Bratin Saha ,  Ady Tal ,  Adam Welc

发明人： Ali-Reza Adl-Tabatabai ,  Moshe Bach ,  Sion Berkowits ,  James Henry Cownie ,  Yang Ni ,  Jeffrey V. Olivier ,  Bratin Saha ,  Ady Tal ,  Adam Welc

IPC分类号： G06F9/46

CPC分类号： G06F9/467 ,  G06F9/528 ,  G06F17/30351 ,  G06F17/30353 ,  G06F17/30356 ,  G06F17/30359

摘要： A method and apparatus for unified concurrency control in a Software Transactional Memory (STM) is herein described. A transaction record associated with a memory address referenced by a transactional memory access operation includes optimistic and pessimistic concurrency control fields. Access barriers and other transactional operations/functions are utilized to maintain both fields of the transaction record, appropriately. Consequently, concurrent execution of optimistic and pessimistic transactions is enabled.

摘要翻译： 这里描述了用于软件事务存储器（STM）中的统一并发控制的方法和装置。 与由事务性存储器访问操作引用的存储器地址相关联的事务记录包括乐观和悲观的并发控制字段。 利用访问障碍和其他交易操作/功能来适当地维护交易记录的两个领域。 因此，同时执行乐观和悲观的交易得以实现。

公开(公告)号：US08489864B2

公开(公告)日：2013-07-16

申请号：US12493167

申请日：2009-06-26

申请人： Gad Sheaffer ,  Jan Gray ,  Martin Taillefer ,  Ali-Reza Adl-Tabatabai ,  Bratin Saha ,  Vadim Bassin ,  Robert Y. Geva ,  David Callahan

发明人： Gad Sheaffer ,  Jan Gray ,  Martin Taillefer ,  Ali-Reza Adl-Tabatabai ,  Bratin Saha ,  Vadim Bassin ,  Robert Y. Geva ,  David Callahan

IPC分类号： G06F15/00 ,  G06F7/38 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F9/467 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3859

摘要： Performing non-transactional escape actions within a hardware based transactional memory system. A method includes at a hardware thread on a processor beginning a hardware based transaction for the thread. Without committing or aborting the transaction, the method further includes suspending the hardware based transaction and performing one or more operations for the thread, non-transactionally and not affected by: transaction monitoring and buffering for the transaction, an abort for the transaction, or a commit for the transaction. After performing one or more operations for the thread, non-transactionally, the method further includes resuming the transaction and performing additional operations transactionally. After performing the additional operations, the method further includes either committing or aborting the transaction.

摘要翻译： 在基于硬件的事务内存系统中执行非事务性转义操作。 一种方法包括处理器上的硬件线程，开始针对线程的基于硬件的事务。 所述方法还包括暂停所述基于硬件的事务并对所述线程执行非事务性的一个或多个操作，并且不受以下事务的影响：所述事务的事务监视和缓冲，所述事务的中止或者所述事务的中止 提交交易。 在对线程执行一个或多个操作之后，非事务性地，该方法还包括恢复事务并事务地执行附加操作。 执行附加操作后，该方法还包括提交或中止事务。

公开(公告)号：US08407386B2

公开(公告)日：2013-03-26

申请号：US13325688

申请日：2011-12-14

申请人： Bratin Saha ,  Ali-Reza Adl-Tabatabai

发明人： Bratin Saha ,  Ali-Reza Adl-Tabatabai

IPC分类号： G06F12/00 ,  G06F12/14 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/145 ,  G06F9/4881 ,  G06F9/526

摘要： In one embodiment, the present invention includes a method for accessing a shared memory associated with a reader-writer lock according to a first concurrency mode, dynamically changing from the first concurrency mode to a second concurrency mode, and accessing the shared memory according to the second concurrency mode. In this way, concurrency modes can be adaptively changed based on system conditions. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于根据第一并发模式访问与读写器锁相关联的共享存储器的方法，该方法从第一并发模式动态地改变到第二并发模式，以及根据所述第一并发模式访问共享存储器 第二并发模式。 以这种方式，可以根据系统条件自适应地改变并发模式。 描述和要求保护其他实施例。

公开(公告)号：US08200909B2

公开(公告)日：2012-06-12

申请号：US13094370

申请日：2011-04-26

申请人： Bratin Saha ,  Ali-Reza Adl-Tabatabai ,  Quinn Jacobson

发明人： Bratin Saha ,  Ali-Reza Adl-Tabatabai ,  Quinn Jacobson

IPC分类号： G06F12/00

CPC分类号： G06F9/3834 ,  G06F9/3851 ,  G06F9/3863 ,  G06F9/467 ,  G06F12/0842

摘要： A method and apparatus for accelerating a software transactional memory (STM) system is described herein. Annotation field are associated with lines of a transactional memory. An annotation field associated with a line of the transaction memory is initialized to a first value upon starting a transaction. In response to encountering a read operation in the transaction, then annotation field is checked. If the annotation field includes a first value, the read is serviced from the line of the transaction memory without having to search an additional write space. A second and third value in the annotation field potentially indicates whether a read operation missed the transactional memory or a tentative value is stored in a write space. Additionally, an additional bit in the annotation field, may be utilized to indicate whether previous read operations have been logged, allowing for subsequent redundant read logging to be reduced.

摘要翻译： 本文描述了用于加速软件事务存储器（STM）系统的方法和装置。 注释字段与事务存储器的行相关联。 与事务存储器的行相关联的注释字段在启动事务时被初始化为第一个值。 响应于在事务中遇到读取操作，则检查注释字段。 如果注释字段包含第一个值，则读取将从事务存储器的行提供服务，而不必搜索额外的写入空间。 注释字段中的第二和第三个值潜在地指示读操作是否错过事务存储器或暂存值是否存储在写空间中。 此外，注释字段中的另外一个位可以用于指示是否已经记录先前的读取操作，从而允许减少随后的冗余读取记录。

公开(公告)号：US08161247B2

公开(公告)日：2012-04-17

申请号：US12493163

申请日：2009-06-26

申请人： Jan Gray ,  David Callahan ,  Burton Jordan Smith ,  Gad Sheaffer ,  Ali-Reza Adl-Tabatabai ,  Bratin Saha

发明人： Jan Gray ,  David Callahan ,  Burton Jordan Smith ,  Gad Sheaffer ,  Ali-Reza Adl-Tabatabai ,  Bratin Saha

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G06F1/00 ,  G06F1/26 ,  G06F1/32 ,  G06F9/46

CPC分类号： G06F12/0831 ,  G06F1/3225

摘要： Synchronizing threads on loss of memory access monitoring. Using a processor level instruction included as part of an instruction set architecture for a processor, a read, or write monitor to detect writes, or reads or writes respectively from other agents on a first set of one or more memory locations and a read, or write monitor on a second set of one or more different memory locations are set. A processor level instruction is executed, which causes the processor to suspend executing instructions and optionally to enter a low power mode pending loss of a read or write monitor for the first or second set of one or more memory locations. A conflicting access is detected on the first or second set of one or more memory locations or a timeout is detected. As a result, the method includes resuming execution of instructions.

摘要翻译： 在内存访问监控丢失时同步线程。 使用处理器级指令作为处理器，读取或写入监视器的指令集体系结构的一部分而被包括，以分别从第一组一个或多个存储器位置和读取的或其他存储器位置的其他代理检测写入或读取或写入 设置在第二组一个或多个不同存储单元上的写监视器。 执行处理器级指令，这使得处理器暂停执行指令，并且可选地进入低功率模式，等待丢失第一或第二组一个或多个存储器位置的读或写监视器。 在一个或多个存储器位置的第一或第二组上检测到冲突的访问，或者检测到超时。 结果，该方法包括恢复指令的执行。

公开(公告)号：US20120079215A1

公开(公告)日：2012-03-29

申请号：US13307492

申请日：2011-11-30

申请人： Jan Gray ,  Martin Taillefer ,  Yossi Levanoni ,  Ali-Reza Adl-Tabatabai ,  Dave Detlefs ,  Vinod Grover ,  Mike Magruder ,  Matt Tolton ,  Bratin Saha ,  Gad Sheaffer ,  Vadim Bassin

发明人： Jan Gray ,  Martin Taillefer ,  Yossi Levanoni ,  Ali-Reza Adl-Tabatabai ,  Dave Detlefs ,  Vinod Grover ,  Mike Magruder ,  Matt Tolton ,  Bratin Saha ,  Gad Sheaffer ,  Vadim Bassin

IPC分类号： G06F12/08

CPC分类号： G06F12/0815 ,  G06F9/467 ,  G06F11/141

摘要： In one embodiment, the present invention includes a method for selecting a first transaction execution mode to begin a first transaction in a unbounded transactional memory (UTM) system having a plurality of transaction execution modes. These transaction execution modes include hardware modes to execute within a cache memory of a processor, a hardware assisted mode to execute using transactional hardware of the processor and a software buffer, and a software transactional memory (STM) mode to execute without the transactional hardware. The first transaction execution mode can be selected to be a highest performant of the hardware modes if no pending transaction is executing in the STM mode, otherwise a lower performant mode can be selected. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在具有多个事务执行模式的无界事务存储器（UTM）系统中选择开始第一事务的第一事务执行模式的方法。 这些事务执行模式包括在处理器的高速缓冲存储器内执行的硬件模式，使用处理器的事务硬件执行的硬件辅助模式以及软件缓冲器，以及在没有事务性硬件的情况下执行的软件事务存储器（STM）模式。 如果在STM模式下没有执行等待事务，则可以将第一事务执行模式选择为硬件模式的最高执行模式，否则可以选择较低的执行模式。 描述和要求保护其他实施例。

公开(公告)号：US08140773B2

公开(公告)日：2012-03-20

申请号：US11769094

申请日：2007-06-27

申请人： Bratin Saha ,  Ali-Reza Adl-Tabatabai ,  Gad Sheaffer ,  Quinn Jacobson

发明人： Bratin Saha ,  Ali-Reza Adl-Tabatabai ,  Gad Sheaffer ,  Quinn Jacobson

IPC分类号： G06F13/00

CPC分类号： G06F12/14 ,  G06F8/458 ,  G06F9/52 ,  G06F9/522 ,  G06F12/0802 ,  G06F12/1483

摘要： A method and apparatus for fine-grained filtering in a hardware accelerated software transactional memory system is herein described. A data object, which may have any arbitrary size, is associated with a filter word. The filter word is in a first default state when no access, such as a read, from the data object has occurred during a pendancy of a transaction. Upon encountering a first access, such as a first read, from the data object, access barrier operations including an ephemeral/private store operation to set the filter word to a second state are performed. Upon a subsequent/redundant access, such as a second read, the access barrier operations are elided to accelerate the subsequent access, based on the filter word being set to the second state to indicate a previous access occurred.

摘要翻译： 这里描述了用于硬件加速软件事务存储器系统中的细粒度过滤的方法和装置。 可以具有任意大小的数据对象与过滤字相关联。 当在事务的挂起期间没有发生来自数据对象的访问（例如读取）时，过滤器字处于第一默认状态。 在从数据对象遇到诸如第一次读取的第一次访问时，执行包括将过滤词设置为第二状态的临时/私人存储操作的访问障碍操作。 在诸如第二次读取的后续/冗余访问之后，基于滤波器字被设置为第二状态来指示先前访问发生，访问屏障操作被消除以加速后续访问。

公开(公告)号：US08095824B2

公开(公告)日：2012-01-10

申请号：US12638181

申请日：2009-12-15

申请人： Jan Gray ,  Martin Taillefer ,  Yossi Levanoni ,  Ali-Reza Adl-Tabatabai ,  Dave Detlefs ,  Vinod Grover ,  Mike Magruder ,  Matt Tolton ,  Bratin Saha ,  Gad Sheaffer ,  Vadim Bassin

发明人： Jan Gray ,  Martin Taillefer ,  Yossi Levanoni ,  Ali-Reza Adl-Tabatabai ,  Dave Detlefs ,  Vinod Grover ,  Mike Magruder ,  Matt Tolton ,  Bratin Saha ,  Gad Sheaffer ,  Vadim Bassin

IPC分类号： G06F11/00

CPC分类号： G06F12/0815 ,  G06F9/467 ,  G06F11/141

摘要： In one embodiment, the present invention includes a method for selecting a first transaction execution mode to begin a first transaction in a unbounded transactional memory (UTM) system having a plurality of transaction execution modes. These transaction execution modes include hardware modes to execute within a cache memory of a processor, a hardware assisted mode to execute using transactional hardware of the processor and a software buffer, and a software transactional memory (STM) mode to execute without the transactional hardware. The first transaction execution mode can be selected to be a highest performant of the hardware modes if no pending transaction is executing in the STM mode, otherwise a lower performant mode can be selected. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于在具有多个事务执行模式的无界事务存储器（UTM）系统中选择开始第一事务的第一事务执行模式的方法。 这些事务执行模式包括在处理器的高速缓冲存储器内执行的硬件模式，使用处理器的事务硬件执行的硬件辅助模式以及软件缓冲器，以及在没有事务性硬件的情况下执行的软件事务存储器（STM）模式。 如果在STM模式下没有执行等待事务，则可以将第一事务执行模式选择为硬件模式的最高执行模式，否则可以选择较低的执行模式。 描述和要求保护其他实施例。

公开(公告)号：US20110320776A1

公开(公告)日：2011-12-29

申请号：US13231575

申请日：2011-09-13

申请人： Adam Welc ,  Bratin Saha ,  Ali-Reza Adl-Tabatabai

发明人： Adam Welc ,  Bratin Saha ,  Ali-Reza Adl-Tabatabai

IPC分类号： G06F9/312

CPC分类号： G06F9/526 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3857 ,  G06F9/3863

摘要： A method and apparatus for designating and handling irrevocable transactions is herein described. In response to detecting an irrevocable event, such as an I/O operation, a user-defined irrevocable designation, and a dynamic failure profile, a transaction is designated as irrevocable. In response to designating a transaction as irrevocable, Single Owner Read Locks (SORLs) are acquired for previous and subsequent reads in the irrevocably designated transaction to ensure the transaction is able to complete without modification to locations read from, while permitting remote resources to load from those locations to continue execution.

摘要翻译： 这里描述用于指定和处理不可撤销交易的方法和装置。 响应于检测到诸如I / O操作，用户定义的不可撤销指定和动态故障简档的不可撤销事件，交易被指定为不可撤销。 为了将交易指定为不可撤销，单独所有者读取锁（SORL）是为不可撤销地指定的事务中的先前和后续读取而获取的，以确保事务能够完成，而无需修改读取的位置，同时允许远程资源从 那些位置继续执行。

公开(公告)号：US08078807B2

公开(公告)日：2011-12-13

申请号：US11965143

申请日：2007-12-27

申请人： Bratin Saha ,  Ali-Reza Adl-Tabatabai ,  Ethan Schuchman

发明人： Bratin Saha ,  Ali-Reza Adl-Tabatabai ,  Ethan Schuchman

IPC分类号： G06F12/12

CPC分类号： G06F12/1027 ,  G06F12/0811 ,  G06F2212/507

摘要： A method and apparatus for accelerating lookups in an address based table is herein described. When an address and value pair is added to an address based table, the value is privately stored in the address to allow for quick and efficient local access to the value. In response to the private store, a cache line holding the value is transitioned to a private state, to ensure the value is not made globally visible. Upon eviction of the privately held cache line, the information is not written-back to ensure locality of the value. In one embodiment, the address based table includes a transactional write buffer to hold addresses, which correspond to tentatively updated values during a transaction. Accesses to the tentative values during the transaction may be accelerated through use of annotation bits and private stores as discussed herein. Upon commit of the transaction, the values are copied to the location to make the updates globally visible.

摘要翻译： 这里描述用于加速基于地址的表中的查找的方法和装置。 当地址和值对被添加到基于地址的表中时，该值被私人地存储在地址中，以便能够快速高效地本地访问该值。 响应于私有存储，保存该值的高速缓存行被转换到私有状态，以确保该值不是全局可见的。 撤销私有高速缓存行时，信息不会被写回以确保价值的位置。 在一个实施例中，基于地址的表包括用于保存地址的事务写入缓冲器，其对应于事务期间的暂时更新的值。 可以通过使用如本文所讨论的注释位和专用存储来加速在事务期间访问临时值。 在提交事务时，将将值复制到位置，以使更新全局可见。