公开(公告)号：US08232649B2

公开(公告)日：2012-07-31

申请号：US13052662

申请日：2011-03-21

申请人： Louis L. Hsu ,  William R. Tonti ,  Chih-Chao Yang

发明人： Louis L. Hsu ,  William R. Tonti ,  Chih-Chao Yang

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L23/58 ,  H01L23/62 ,  H01L29/00 ,  H01L27/10 ,  H01L29/73 ,  H01L29/74

CPC分类号： H01L23/5256 ,  H01L21/76829 ,  H01L21/76838 ,  H01L21/76849 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A design structure is provided for interconnect structures containing various capping materials for electrical fuses and other related applications. The structure includes a first interconnect structure having a first interfacial structure and a second interconnect structure adjacent to the first structure. The second interconnect structure has second interfacial structure different from the first interfacial structure.

摘要翻译： 为包含用于电熔丝和其它相关应用的各种封盖材料的互连结构提供了一种设计结构。 该结构包括具有第一界面结构的第一互连结构和与第一结构相邻的第二互连结构。 第二互连结构具有与第一界面结构不同的第二界面结构。

公开(公告)号：US08216909B2

公开(公告)日：2012-07-10

申请号：US12547529

申请日：2009-08-26

申请人： Wagdi W. Abadeer ,  Kiran V. Chatty ,  Robert J. Gauthier, Jr. ,  Jed H. Rankin ,  William R. Tonti ,  Yun Shi

发明人： Wagdi W. Abadeer ,  Kiran V. Chatty ,  Robert J. Gauthier, Jr. ,  Jed H. Rankin ,  William R. Tonti ,  Yun Shi

IPC分类号： H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/66795 ,  H01L29/785

摘要： A field effect transistor (FET) that includes a drain formed in a first plane, a source formed in the first plane, a channel formed in the first plane and between the drain and the source and a gate formed in the first plane. The gate is separated from at least a portion of the body by an air gap. The air gap is also in the first plane.

摘要翻译： 一种场效应晶体管（FET），包括形成在第一平面中的漏极，形成在第一平面中的源极，形成在第一平面中，在漏极和源极之间的沟道以及形成在第一平面中的栅极。 门通过气隙与身体的至少一部分分离。 气隙也在第一平面。

公开(公告)号：US20120091556A1

公开(公告)日：2012-04-19

申请号：US12904435

申请日：2010-10-14

申请人： Ephrem G. Gebreselasie ,  Joseph M. Lukaitis ,  Robert R. Robison ,  William R. Tonti ,  Ping-Chuan Wang

发明人： Ephrem G. Gebreselasie ,  Joseph M. Lukaitis ,  Robert R. Robison ,  William R. Tonti ,  Ping-Chuan Wang

IPC分类号： H01L23/525 ,  H01L21/768

CPC分类号： H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

摘要： An apparatus and a method of manufacturing an e-fuse includes a substrate, a patterned gate insulator on the substrate, and a patterned gate conductor on the patterned gate insulator. The patterned gate conductor has sidewalls and a top. A silicide contacts the sidewalls of the patterned gate conductor, the top of the patterned gate conductor, and a region of the substrate adjacent the patterned gate insulator and the patterned gate conductor.

摘要翻译： 一种制造电熔丝的装置和方法包括：衬底，衬底上的图案化栅极绝缘体，以及图案化栅极绝缘体上的图案化栅极导体。 图案化的栅极导体具有侧壁和顶部。 硅化物接触图案化栅极导体的侧壁，图案化栅极导体的顶部以及与图案化栅极绝缘体和图案化栅极导体相邻的衬底区域。

公开(公告)号：US20110169127A1

公开(公告)日：2011-07-14

申请号：US13052662

申请日：2011-03-21

申请人： Louis L. HSU ,  William R. Tonti ,  Chih-Chao Yang

发明人： Louis L. HSU ,  William R. Tonti ,  Chih-Chao Yang

IPC分类号： H01L23/525 ,  G06F17/50

CPC分类号： H01L23/5256 ,  H01L21/76829 ,  H01L21/76838 ,  H01L21/76849 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A design structure is provided for interconnect structures containing various capping materials for electrical fuses and other related applications. The structure includes a first interconnect structure having a first interfacial structure and a second interconnect structure adjacent to the first structure. The second interconnect structure has second interfacial structure different from the first interfacial structure.

摘要翻译： 为包含用于电熔丝和其它相关应用的各种封盖材料的互连结构提供了一种设计结构。 该结构包括具有第一界面结构的第一互连结构和与第一结构相邻的第二互连结构。 第二互连结构具有与第一界面结构不同的第二界面结构。

公开(公告)号：US07966537B2

公开(公告)日：2011-06-21

申请号：US12479914

申请日：2009-06-08

申请人： Anthony R. Bonaccio ,  Michael LeStrange ,  William R. Tonti ,  Sebastian T. Ventrone

发明人： Anthony R. Bonaccio ,  Michael LeStrange ,  William R. Tonti ,  Sebastian T. Ventrone

IPC分类号： G01R31/28

CPC分类号： G06F1/04

摘要： A circuit for preventing failure in an integrated circuit. The circuit including: an original circuit; one or more redundant circuits; and a repair processor, including a clock cycle counter configured to count pulses of a pulsed signal, the repair processor configured to (a) replace the original circuit with a first redundant circuit or (b) configured to select another redundant circuit, the selection in sequence from a second redundant circuit to a last redundant circuit, and to replace a previously selected redundant circuit with the selected redundant circuit each time the cycle counter reaches a predetermined count of a set of pre-determined cycle counts.

摘要翻译： 一种用于防止集成电路故障的电路。 电路包括：原电路; 一个或多个冗余电路; 以及修复处理器，包括被配置为对脉冲信号的脉冲进行计数的时钟周期计数器，所述修复处理器被配置为（a）用第一冗余电路替换所述原始电路，或者（b）被配置为选择另一冗余电路， 从第二冗余电路到最后一个冗余电路的序列，并且每当循环计数器达到一组预定循环计数的预定计数时，用选定的冗余电路替换先前选择的冗余电路。

公开(公告)号：US07939395B2

公开(公告)日：2011-05-10

申请号：US12465857

申请日：2009-05-14

申请人： Wagdi W. Abadeer ,  Lillian Kamal, legal representative ,  Kiran V. Chatty ,  Robert J. Gauthier, Jr. ,  Jed H. Rankin ,  Yun Shi ,  William R. Tonti

发明人： Wagdi W. Abadeer ,  Kiran V. Chatty ,  Robert J. Gauthier, Jr. ,  Jed H. Rankin ,  Yun Shi ,  William R. Tonti

IPC分类号： H01L21/336

CPC分类号： H01L27/1207 ,  H01L21/84

摘要： Structures and methods for integrating a thick oxide high-voltage metal-oxide-semiconductor (MOS) device into a thin oxide silicon-on-insulator (SOI). A method of forming a semiconductor structure includes forming first source and drain regions of a first device below a buried oxide layer of a silicon-on-insulator (SOI) wafer, forming a gate of the first device in a layer of semiconductor material above the buried oxide layer; and forming second source and drain regions of a second device in the layer of semiconductor material above the buried oxide layer.

摘要翻译： 将厚氧化物高压金属氧化物半导体（MOS）器件集成到薄氧化物绝缘体上硅（SOI）中的结构和方法。 一种形成半导体结构的方法包括：在绝缘体上硅（SOI）晶片的掩埋氧化物层下方形成第一器件的第一源极和漏极区，在第一器件的栅极上形成半导体材料的栅极， 埋氧层; 以及在所述掩埋氧化物层上方的所述半导体材料层中形成第二器件的第二源极和漏极区域。

公开(公告)号：US07888266B2

公开(公告)日：2011-02-15

申请号：US12146560

申请日：2008-06-26

申请人： Kangguo Cheng ,  Toshiharu Furukawa ,  Robert Robison ,  William R. Tonti

发明人： Kangguo Cheng ,  Toshiharu Furukawa ,  Robert Robison ,  William R. Tonti

IPC分类号： H01L21/311

CPC分类号： H01L27/1461 ,  H01L27/14645 ,  H01L27/14689

摘要： A complementary metal-oxide-semiconductor (CMOS) optical sensor structure includes a pixel containing a charge collection well of a same semiconductor material as a semiconductor layer in a semiconductor substrate and at least another pixel containing another charge collection well of a different semiconductor material than the material of the semiconductor layer. The charge collections wells have different band gaps, and consequently, generate charge carriers in response to light having different wavelengths. The CMOS sensor structure thus includes at least two pixels responding to light of different wavelengths, enabling wavelength-sensitive, or color-sensitive, capture of an optical data.

摘要翻译： 互补金属氧化物半导体（CMOS）光学传感器结构包括含有与半导体衬底中的半导体层相同的半导体材料的电荷收集阱的像素，以及包含不同半导体材料的另一电荷收集阱的至少另一个像素 半导体层的材料。 电荷收集阱具有不同的带隙，因此响应于具有不同波长的光而产生电荷载流子。 因此，CMOS传感器结构包括响应于不同波长的光的至少两个像素，使得能够对光学数据进行波长敏感或颜色敏感的捕获。

公开(公告)号：US20100289079A1

公开(公告)日：2010-11-18

申请号：US12465857

申请日：2009-05-14

申请人： Kiran V. Chatty ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Yun Shi ,  William R. Tonti ,  Wagdi W. Abadeer ,  Lilian Kamal

发明人： Kiran V. Chatty ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Yun Shi ,  William R. Tonti ,  Wagdi W. Abadeer ,  Lilian Kamal

IPC分类号： H01L27/12 ,  H01L21/8234

CPC分类号： H01L27/1207 ,  H01L21/84

摘要： Structures and methods for integrating a thick oxide high-voltage metal-oxide-semiconductor (MOS) device into a thin oxide silicon-on-insulator (SOI). A method of forming a semiconductor structure includes forming first source and drain regions of a first device below a buried oxide layer of a silicon-on-insulator (SOI) wafer, forming a gate of the first device in a layer of semiconductor material above the buried oxide layer; and forming second source and drain regions of a second device in the layer of semiconductor material above the buried oxide layer.

摘要翻译： 将厚氧化物高压金属氧化物半导体（MOS）器件集成到薄氧化物绝缘体上硅（SOI）中的结构和方法。 一种形成半导体结构的方法包括：在绝缘体上硅（SOI）晶片的掩埋氧化物层下方形成第一器件的第一源极和漏极区，在第一器件的栅极上形成半导体材料的栅极， 埋氧层; 以及在所述掩埋氧化物层上方的所述半导体材料层中形成第二器件的第二源极和漏极区域。

公开(公告)号：US07823002B2

公开(公告)日：2010-10-26

申请号：US11772418

申请日：2007-07-02

申请人： Anthony R. Bonaccio ,  Michael LeStrange ,  William R. Tonti ,  Sebastian T. Ventrone

发明人： Anthony R. Bonaccio ,  Michael LeStrange ,  William R. Tonti ,  Sebastian T. Ventrone

IPC分类号： G06F1/00 ,  G06F1/04 ,  G06F11/00

CPC分类号： G06F1/04

摘要： An integrated circuit, including: a pulse generator adapted to generate a pulsed signal; a cycle counter adapted to count cycles of the pulsed signal; one or more repairable circuit elements; and a repair processor adapted to repair a repairable circuit element when the cycle counter reaches a pre-determined cycle count.

摘要翻译： 一种集成电路，包括：适于产生脉冲信号的脉冲发生器; 适于计数所述脉冲信号的周期的周期计数器; 一个或多个可修复电路元件; 以及修理处理器，其适于在循环计数器达到预定周期计数时修复可修复的电路元件。

公开(公告)号：US07709926B2

公开(公告)日：2010-05-04

申请号：US12108924

申请日：2008-04-24

申请人： Wagdi W. Abadeer ,  Kiran V. Chatty ,  Robert J. Gauthier ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

发明人： Wagdi W. Abadeer ,  Kiran V. Chatty ,  Robert J. Gauthier ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

IPC分类号： H01L29/06

CPC分类号： H01L29/7436 ,  H01L21/76229 ,  H01L29/0649 ,  H01L29/6625 ,  H01L29/66265 ,  H01L29/7317 ,  H01L29/735

摘要： Device structure for active devices fabricated in a semiconductor-on-insulator (SOI) substrate and design structures for a radiofrequency integrated circuit. The device structure includes a first isolation region in the semiconductor layer that extends from a top surface of a semiconductor layer to a first depth, a second isolation region in the semiconductor layer that extends from the top surface of the semiconductor layer to a second depth greater than the first depth, and a first doped region in the semiconductor layer. The first doped region is disposed vertically between the first isolation region and an insulating layer disposed between the semiconductor layer and a handle wafer of the SOI substrate. The device structure may be included in a design structure embodied in a machine readable medium for designing, manufacturing, or testing an integrated circuit.

摘要翻译： 用于在绝缘体上半导体（SOI）衬底中制造的有源器件的器件结构和用于射频集成电路的设计结构。 器件结构包括半导体层中从半导体层的顶表面延伸到第一深度的第一隔离区域，半导体层中的从半导体层的顶表面延伸到第二深度更大的第二隔离区域 比第一深度，以及半导体层中的第一掺杂区域。 第一掺杂区域垂直地设置在第一隔离区域和设置在SOI衬底的半导体层和处理晶片之间的绝缘层之间。 装置结构可以包括在体现在用于设计，制造或测试集成电路的机器可读介质中的设计结构中。