公开(公告)号：US20100309726A1

公开(公告)日：2010-12-09

申请号：US12791430

申请日：2010-06-01

申请人： Xueshi Yang

发明人： Xueshi Yang

IPC分类号： G11C16/06

CPC分类号： G11C16/28 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/12 ,  G11C16/26 ,  G11C16/30 ,  H01L27/115

摘要： A system includes a voltage generator and a reference voltage setting module. The voltage generator is configured to generate K voltages to be applied to memory cells. The K voltages are used to determine a reference voltage used to read the memory cells, where K is an integer greater than 1. The reference voltage setting module is configured to selectively set the reference voltage to a value between two adjacent ones of the K voltages or one of the two adjacent ones of the K voltages.

摘要翻译： 系统包括电压发生器和参考电压设定模块。 电压发生器被配置为产生要施加到存储器单元的K电压。 K电压用于确定用于读取存储器单元的参考电压，其中K是大于1的整数。参考电压设置模块被配置为选择性地将参考电压设置为K个电压中的两个相邻电压之间的值 或K个电压中的两个相邻的电压之一。

公开(公告)号：US20100225506A1

公开(公告)日：2010-09-09

申请号：US12713692

申请日：2010-02-26

申请人： Liang-Chieh Chen ,  Xueshi Yang

发明人： Liang-Chieh Chen ,  Xueshi Yang

IPC分类号： H03M7/34

CPC分类号： H03M7/3086 ,  H03M7/48

摘要： The present disclosure includes apparatus, systems and techniques relating to lossless data compression. In some implementations, an apparatus includes a memory module to store data. The memory module includes a first buffer portion to store encoded symbols of the data, and a second buffer portion to store symbols of the data to be encoded. The apparatus includes an encoder to compare the symbols stored in the second buffer portion with the encoded symbols stored in the first buffer portion and to compress the data. The encoder can operate in a first encoding mode to encode the symbols in the second buffer portion with corresponding codewords until detecting a repeated pattern of symbols in the second buffer portion that matches the encoded symbols in the first buffer portion. The encoder can operate in a second encoding mode responsive to detecting the repeated pattern.

摘要翻译： 本公开包括与无损数据压缩相关的装置，系统和技术。 在一些实现中，装置包括用于存储数据的存储器模块。 存储器模块包括用于存储数据的编码符号的第一缓冲器部分和用于存储要被编码的数据的符号的第二缓冲器部分。 该装置包括编码器，用于将存储在第二缓冲器部分中的符号与存储在第一缓冲器部分中的编码符号进行比较并压缩数据。 编码器可以以第一编码模式操作，以用相应的码字对第二缓冲器部分中的符号进行编码，直到检测到与第一缓冲器部分中的编码符号匹配的第二缓冲器部分中的重复符号模式。 响应于检测到重复模式，编码器可以以第二编码模式操作。

公开(公告)号：US07788446B2

公开(公告)日：2010-08-31

申请号：US12021645

申请日：2008-01-29

申请人： Erozan Kurtas ,  Mehmet Erden ,  Xueshi Yang

发明人： Erozan Kurtas ,  Mehmet Erden ,  Xueshi Yang

IPC分类号： G06F12/00 ,  G11B27/36 ,  G11B21/02

CPC分类号： G11B27/36 ,  G11B20/10101 ,  G11B20/182 ,  G11B2020/1863

摘要： A storage device has a storage medium, a plurality of read-write mechanisms, a quality monitoring and book-keeping unit and a scheduling unit. The plurality of read-write mechanisms is coupled to the storage medium. The quality monitoring and book-keeping unit is coupled to the plurality of read-write mechanisms and is adapted to monitor at least one performance parameter associated with each read-write mechanism during operation. The scheduling unit is coupled to the quality monitoring and book-keeping unit. The scheduling unit is adapted to rank each of the plurality of read-write mechanisms according to the at least one performance parameter and to responsively schedule use of a read-write mechanism according to its rank.

摘要翻译： 存储装置具有存储介质，多个读写机构，质量监视和记录单元以及调度单元。 多个读写机构耦合到存储介质。 质量监视和记录单元耦合到多个读写机构，并且适于在操作期间监视与每个读写机构相关联的至少一个性能参数。 调度单元耦合到质量监视和记录单元。 调度单元适于根据至少一个性能参数对多个读写机构中的每一个进行排序，并根据其等级响应地调度对读写机制的使用。

公开(公告)号：US07774688B1

公开(公告)日：2010-08-10

申请号：US11974141

申请日：2007-10-11

申请人： Heng Teng ,  Zining Wu ,  Xueshi Yang ,  Gregory Burd

发明人： Heng Teng ,  Zining Wu ,  Xueshi Yang ,  Gregory Burd

IPC分类号： H03M13/00

CPC分类号： H03M13/293 ,  H03M13/152 ,  H03M13/2909 ,  H03M13/3746

摘要： A decoder that decodes Bose, Ray-Chaudhuri, Hocquenghem (BCH) codewords includes an inner decoding module that decodes inner codes of two dimensional BCH product codewords and that includes an error decoding module that computes error values, an outer decoding module that decodes outer codes of the two dimensional BCH product codewords, and an error correction module that employs the error decoding module to iteratively correct errors in the two-dimensional BCH product codewords.

摘要翻译： 解码Bose，Ray-Chaudhuri，Hocquenghem（BCH）码字的解码器包括解码二维BCH乘法码字的内码并且包括计算错误值的错误解码模块的内部解码模块，解码外部码的外部解码模块 的二维BCH乘积码字，以及错误校正模块，其使用误差解码模块来迭代地校正二维BCH乘积码字中的错误。

公开(公告)号：US07649793B1

公开(公告)日：2010-01-19

申请号：US11738263

申请日：2007-04-20

申请人： Aditya Ramamoorthy ,  Gregory Burd ,  Xueshi Yang

发明人： Aditya Ramamoorthy ,  Gregory Burd ,  Xueshi Yang

IPC分类号： G11C7/02

CPC分类号： G11C7/02 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C11/5671 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0033 ,  G11C13/0069 ,  G11C29/00

摘要： Embodiments of the present invention provide channel estimation for multi-level memories using pilot signals. A memory apparatus includes a memory block comprising a plurality of memory cells and adapted to operate with at least two levels of signals for writing data into and reading data from the memory cells. At least two memory cells are employed as reference cells to output a plurality of pilot signals. The memory apparatus also includes a channel block operatively coupled to the memory block, and adapted to facilitate the writing and reading of data into and from the memory cells. The channel block is also adapted to receive the pilot signals and determine one or more disturbance parameters based at least in part on the pilot signals and to compensate the read back signals based at least in part on the determined one or more disturbance parameters during said reading of data from the memory cells. Other embodiments may be described and claimed.

摘要翻译： 本发明的实施例提供使用导频信号的多电平存储器的信道估计。 存储器装置包括存储器块，该存储器块包括多个存储器单元，并且适于用至少两个级别的信号进行操作，用于将数据写入并从存储器单元读取数据。 至少两个存储单元用作参考单元以输出多个导频信号。 存储器装置还包括可操作地耦合到存储器块的信道块，并且适于便于将数据写入和读出存储单元。 信道块还适于接收导频信号并且至少部分地基于导频信号来确定一个或多个干扰参数，并且至少部分地基于所述读取期间确定的一个或多个干扰参数来补偿回读信号 的来自存储器单元的数据。 可以描述和要求保护其他实施例。

公开(公告)号：US20090300465A1

公开(公告)日：2009-12-03

申请号：US12417268

申请日：2009-04-02

申请人： Zining Wu ,  Xueshi Yang

发明人： Zining Wu ,  Xueshi Yang

IPC分类号： G06F12/02 ,  H03M13/05 ,  G06F11/10

CPC分类号： G11C29/50004 ,  G06F11/1008 ,  G06F11/1044 ,  G06F11/1068 ,  G06F11/1076 ,  G06F11/1482 ,  G11C11/5642 ,  G11C16/26 ,  G11C2211/5634

摘要： A system includes a read module, a statistical data generating module, and a storing module. The read module reads charge levels of nonvolatile memory cells and generates read signals. The statistical data generating module generates statistical data based on the read signals. The storing module stores the statistical data. The read module generates the read signals based on the charge levels of the nonvolatile memory cells and the statistical data.

摘要翻译： 系统包括读取模块，统计数据生成模块和存储模块。 读取模块读取非易失性存储单元的电荷电平并产生读取信号。 统计数据生成模块基于读取信号生成统计数据。 存储模块存储统计数据。 读取模块基于非易失性存储单元的电荷水平和统计数据产生读取信号。

公开(公告)号：US07599450B2

公开(公告)日：2009-10-06

申请号：US10771813

申请日：2004-02-03

申请人： Xueshi Yang ,  Erozan Kurtas

发明人： Xueshi Yang ,  Erozan Kurtas

IPC分类号： H03D1/00

CPC分类号： H04L25/03331 ,  H04L25/03191 ,  H04L25/03197

摘要： A system for pattern dependent equalization has an equalizer bank and a detector. The equalizer bank has a plurality of equalizers, which are each tuned to a selected data pattern. The detector may be a standard sequence detector or a modified Viterbi detector, which calculates the branch metric using a pattern dependent equalized output and a pattern-dependent target. A method of decoding data uses a pattern dependent equalizer bank. The pattern dependent equalizer bank processes a segment of a bit sequence to produce an equalized pattern-dependent output for each equalizer in parallel. The detector then detects the bit sequence using the branch metric calculation to select the smallest accumulated path metric.

摘要翻译： 用于图形相关均衡的系统具有均衡器组和检测器。 均衡器组具有多个均衡器，每个均衡器被调谐到选定的数据模式。 检测器可以是标准序列检测器或修改的维特比检测器，其使用模式相关的均衡输出和与模式相关的目标来计算分支度量。 数据解码的方法使用模式相关的均衡器组。 模式相关均衡器组处理一个位序列的一个段，以平行地为每个均衡器产生均衡的模式相关输出。 然后，检测器使用分支度量计算来检测比特序列，以选择最小的累积路径度量。

公开(公告)号：US20090210771A1

公开(公告)日：2009-08-20

申请号：US12361327

申请日：2009-01-28

申请人： Xueshi Yang ,  Zining Wu ,  Seo-How Low

发明人： Xueshi Yang ,  Zining Wu ,  Seo-How Low

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： H03M13/2927 ,  G06F11/1072 ,  H03M13/152 ,  H03M13/2903 ,  H03M13/2906

摘要： A system and method is provided for performing concatenated error correction. In one implementation, an apparatus for encoding data includes an outer encoder to generate a code word corresponding to received input data and a parity circuit to compute parities of logical cells of data, the logical cells of data being obtained from the code word and having a first logical cell. The apparatus also includes an inner encoder to generate an error correction bit for the first logical cell based on a first parity corresponding to the first logical cell, and to insert the error correction bit in the first logical cell.

摘要翻译： 提供了一种用于执行串联纠错的系统和方法。 在一个实施方式中，用于编码数据的装置包括外编码器，用于产生与所接收的输入数据相对应的代码字，以及奇偶校验电路来计算数据的逻辑单元的奇偶校验，数据的逻辑单元从代码字获得并具有 第一个逻辑单元。 该装置还包括内编码器，用于基于与第一逻辑单元相对应的第一奇偶校验位产生第一逻辑单元的纠错位，并将误差校正位插入第一逻辑单元。

公开(公告)号：US07533330B2

公开(公告)日：2009-05-12

申请号：US11167774

申请日：2005-06-27

申请人： David Anderson ,  Sami Iren ,  Xueshi Yang

发明人： David Anderson ,  Sami Iren ,  Xueshi Yang

IPC分类号： H03M13/00

CPC分类号： G11B20/1833 ,  G11B2220/2516

摘要： A storage device comprising has a storage medium, a read-write mechanism, an object-based file system interface, and a controller. The read-write mechanism is adapted to read and to write data from and to the storage medium. The object-based file system interface within the storage device is adapted to organize and access data on the storage medium as objects and to access attributes of each data object. The controller is adapted to generate redundancy data for each data object to be stored on the storage medium according to the associated attributes and to store the data object and its associated redundancy data on the storage medium.

摘要翻译： 一种存储装置，包括存储介质，读写机构，基于对象的文件系统接口和控制器。 读写机构适于从存储介质读取和写入数据。 存储设备内的基于对象的文件系统接口适于组织和访问存储介质上的数据作为对象并访问每个数据对象的属性。 控制器适于根据相关联的属性为要存储在存储介质上的每个数据对象生成冗余数据，并将数据对象及其相关冗余数据存储在存储介质上。

公开(公告)号：US07501895B2

公开(公告)日：2009-03-10

申请号：US11450076

申请日：2006-06-09

申请人： Xueshi Yang

发明人： Xueshi Yang

IPC分类号： H03G3/10

CPC分类号： H03G3/3052

摘要： An apparatus comprises a circuit for producing a channel gain control signal, and an amplifier for amplifying a signal of interest in response to the channel gain control signal, wherein the channel gain control signal is generated from a channel state signal that is not derived from the signal of interest.

摘要翻译： 一种装置包括用于产生信道增益控制信号的电路和用于响应于信道增益控制信号放大感兴趣的信号的放大器，其中信道增益控制信号是从不是从信道增益控制信号导出的信道状态信号产生的 感兴趣的信号。