公开(公告)号：US06330668B1

公开(公告)日：2001-12-11

申请号：US09133946

申请日：1998-08-14

申请人： Andreas Curiger ,  Wendell L. Little

发明人： Andreas Curiger ,  Wendell L. Little

IPC分类号： G06F1130

CPC分类号： G06F21/75 ,  G05B19/0428 ,  G05B2219/24205 ,  G06F11/004 ,  G06F11/24 ,  G06F11/3013 ,  G06F11/3024 ,  G06F11/3058 ,  G06F21/71 ,  G06F21/72 ,  G06F2221/2101 ,  G06F2221/2143 ,  G06K19/073 ,  G06K19/07363

摘要： An integrated circuit, such as a microprocessor, which incorporates hardware mechanisms to prevent the circuitry from operating outside the proper bounds of design. The hardware circuitry prevents the microprocessor circuitry from being forced to operate at clock speeds that are greater than it is designed for, from operating at temperatures above or below that which it is designed for, and from being forced to operate at voltages that are above or below voltages that the microprocessor is designed to operate at.

摘要翻译： 诸如微处理器的集成电路，其集成了硬件机制以防止电路在设计的正确界限之外运行。 硬件电路防止微处理器电路被强制以比在其设计的温度高于或低于其设计的温度下工作的时钟速度操作，并且被强制在高于或高于 低于微处理器设计工作的电压。

公开(公告)号：US06412072B2

公开(公告)日：2002-06-25

申请号：US09777031

申请日：2001-02-05

申请人： Wendell Little ,  Andreas Curiger ,  Stephen N. Grider ,  David A. Bunsey ,  James E. Bartling ,  Shyun Liu ,  Bradley M. Harrington

发明人： Wendell Little ,  Andreas Curiger ,  Stephen N. Grider ,  David A. Bunsey ,  James E. Bartling ,  Shyun Liu ,  Bradley M. Harrington

IPC分类号： G06F1130

CPC分类号： G06F7/588 ,  G06F9/30134 ,  G06F11/1004 ,  G06F21/602 ,  G06F21/72 ,  G06F21/73 ,  G06F21/75 ,  G06F21/81 ,  G06F21/86 ,  G06F21/87 ,  G06F2211/007 ,  G06F2221/2143 ,  G06F2221/2153 ,  G06Q20/341 ,  G06Q20/40975 ,  G07F7/082 ,  G07F7/1008 ,  G11C5/06 ,  G11C5/143 ,  G11C7/24 ,  G11C8/20 ,  H01L23/57 ,  H01L2224/16225 ,  H01L2924/16152 ,  H01L2924/3011 ,  H04L25/026 ,  Y10S257/922

摘要： An electronic module having at least a microprocessor and co-processor on a single integrated circuit. The electronic module can be contained in a small housing. The electronic module provides secure bidirectional data communication via a data bus. The electronic module may include an integrated circuit comprising a microprocessor, and a co-processor adapted to handle 1,024-bit modulo mathematics primarily aimed at RSA calculations. The electronic module is preferably contained in a small token sized metallic container and will preferably communicate via a single wire data bus which uses a one-wire protocol.

摘要翻译： 一种在单个集成电路上至少具有微处理器和协处理器的电子模块。 电子模块可以容纳在一个小的外壳中。 电子模块通过数据总线提供安全的双向数据通信。 电子模块可以包括包括微处理器的集成电路和适于处理主要针对RSA计算的1,024位模数学的协处理器。 电子模块优选地容纳在小容量尺寸的金属容器中，并且将优选地通过使用单线协议的单线数据总线进行通信。

公开(公告)号：US5832207A

公开(公告)日：1998-11-03

申请号：US683937

申请日：1996-07-19

申请人： Wendell Little ,  Andreas Curiger ,  Stephen N. Grider ,  David A. Bunsey ,  James E. Bartling ,  Shyun Liu ,  Bradley M. Harrington

发明人： Wendell Little ,  Andreas Curiger ,  Stephen N. Grider ,  David A. Bunsey ,  James E. Bartling ,  Shyun Liu ,  Bradley M. Harrington

IPC分类号： G06F1/00 ,  G06F7/58 ,  G06F7/72 ,  G06F21/00 ,  G07F7/10 ,  G11C5/00 ,  G11C5/14 ,  G11C7/24 ,  G11C8/20 ,  H01L23/58 ,  H04L9/08 ,  H04L9/30 ,  H04L25/02 ,  G06F12/14

CPC分类号： G06F7/588 ,  G06F11/1004 ,  G06F21/602 ,  G06F21/72 ,  G06F21/73 ,  G06F21/75 ,  G06F21/81 ,  G06F21/86 ,  G06F21/87 ,  G06F9/30134 ,  G06Q20/341 ,  G06Q20/40975 ,  G07F7/082 ,  G07F7/1008 ,  G11C5/06 ,  G11C5/143 ,  G11C7/24 ,  G11C8/20 ,  H01L23/57 ,  H04L25/026 ,  G06F2211/007 ,  G06F2221/2143 ,  G06F2221/2153 ,  H01L2224/16225 ,  H01L2924/16152 ,  H01L2924/3011 ,  Y10S257/922

摘要： An electronic module having at least a microprocessor and co-processor on a single integrated circuit. The electronic module can be contained in a small housing. The electronic module provides secure bidirectional data communication via a data bus. The electronic module may include integrated circuit comprising a microprocessor, and a co-processor adapted to handle 1,024-bit modulo mathematics primarily aimed at RSA calculations. The electronic module is preferably contained in a small token sized metallic container and will preferably communicate via a single wire data bus which uses a one-wire protocol.

摘要翻译： 一种在单个集成电路上至少具有微处理器和协处理器的电子模块。 电子模块可以容纳在一个小的外壳中。 电子模块通过数据总线提供安全的双向数据通信。 电子模块可以包括包括微处理器的集成电路和适于处理主要针对RSA计算的1,024位模数学的协处理器。 电子模块优选地容纳在小容量尺寸的金属容器中，并且将优选地通过使用单线协议的单线数据总线进行通信。

公开(公告)号：US06219789B1

公开(公告)日：2001-04-17

申请号：US09153475

申请日：1998-09-15

申请人： Wendell Little ,  Andreas Curiger ,  Stephen N. Grider ,  David A. Bunsey ,  James E. Bartling ,  Shyun Liu ,  Bradley M. Harrington

发明人： Wendell Little ,  Andreas Curiger ,  Stephen N. Grider ,  David A. Bunsey ,  James E. Bartling ,  Shyun Liu ,  Bradley M. Harrington

IPC分类号： G06F1130

CPC分类号： G06F7/588 ,  G06F9/30134 ,  G06F11/1004 ,  G06F21/602 ,  G06F21/72 ,  G06F21/73 ,  G06F21/75 ,  G06F21/81 ,  G06F21/86 ,  G06F21/87 ,  G06F2211/007 ,  G06F2221/2143 ,  G06F2221/2153 ,  G06Q20/341 ,  G06Q20/40975 ,  G07F7/082 ,  G07F7/1008 ,  G11C5/06 ,  G11C5/143 ,  G11C7/24 ,  G11C8/20 ,  H01L23/57 ,  H01L2224/16225 ,  H01L2924/16152 ,  H01L2924/3011 ,  H04L25/026 ,  Y10S257/922

摘要： An electronic module having at least a microprocessor and co-processor on a single integrated circuit. The electronic module can be contained in a small housing. The electronic module provides secure bidirectional data communication via a data bus. The electronic module may include an integrated circuit comprising a microprocessor, and a co-processor adapted to handle 1,024-bit modulo mathematics primarily aimed at RSA calculations. The electronic module is preferably contained in a small token sized metallic container and will preferably communicate via a single wire data bus which uses a one-wire protocol.

摘要翻译： 一种在单个集成电路上至少具有微处理器和协处理器的电子模块。 电子模块可以容纳在一个小的外壳中。 电子模块通过数据总线提供安全的双向数据通信。 电子模块可以包括包括微处理器的集成电路和适于处理主要针对RSA计算的1,024位模数学的协处理器。 电子模块优选地容纳在小容量尺寸的金属容器中，并且将优选地通过使用单线协议的单线数据总线进行通信。

公开(公告)号：US06064740A

公开(公告)日：2000-05-16

申请号：US969144

申请日：1997-11-12

申请人： Andreas Curiger ,  Wendell Little

发明人： Andreas Curiger ,  Wendell Little

IPC分类号： G06F7/72 ,  H04L9/00

CPC分类号： G06F7/723 ,  G06F2207/7261

摘要： Circuitry which performs modular mathematics to solve the equation C=M.sup.k mod n and n is performed in a manner to mask the exponent k's signature from timing or power monitoring attacks. The modular exponentation function is performed in a normalized manner such that binary ones and zeros in the exponent are calculated by being modulo-squared and modulo-multiplied.

摘要翻译： 执行模块数学以求解方程C = Mk mod n和n的电路以从定时或功率监视攻击屏蔽指数k的签名的方式来执行。 模式指数函数以归一化方式执行，使得指数中的二进制1和零通过模平方和模乘而计算。

公开(公告)号：US5862354A

公开(公告)日：1999-01-19

申请号：US611035

申请日：1996-03-05

申请人： Andreas Curiger ,  Wendell L. Little ,  Matthew K. Adams

发明人： Andreas Curiger ,  Wendell L. Little ,  Matthew K. Adams

IPC分类号： G06F3/02 ,  G06F13/38 ,  G06F13/00

CPC分类号： G06F13/385

摘要： A processor system is disclosed wherein said processor system is adapted to communicate over at least one one-wire network utilizing one-wire communications protocol. For the embodiment of the invention in which the processor system acts as a network master, the processor system includes a master UART especially configured to control communications over such network according to one-wire protocol. For the embodiment of the invention in which the processor communicates over two one-wire networks, the processor system includes a first UART which acts as a slave and a second UART which acts as a master.

摘要翻译： 公开了一种处理器系统，其中所述处理器系统适于通过使用单线通信协议的至少一个单线网络进行通信。 对于其中处理器系统充当网络主机的本发明的实施例，处理器系统包括主UART，其特别地被配置为根据单线协议来控制通过这样的网络的通信。 对于其中处理器通过两个一线网络通信的本发明的实施例，处理器系统包括用作从设备的第一UART和作为主设备的第二UART。