公开(公告)号：US08691642B2

公开(公告)日：2014-04-08

申请号：US13238611

申请日：2011-09-21

申请人： Jung-Chan Lee ,  Seung-Jae Lee ,  Yu-Gyun Shin ,  Dae-Young Kwak ,  Byung-Suk Jung

发明人： Jung-Chan Lee ,  Seung-Jae Lee ,  Yu-Gyun Shin ,  Dae-Young Kwak ,  Byung-Suk Jung

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823425

摘要： A method of fabricating a semiconductor device includes forming gate structures on PMOS and NMOS transistor regions of the semiconductor substrate, forming epitaxial blocking layers on source/drain regions of PMOS and NMOS transistor regions using a nitridation process, then selectively removing one of the epitaxial blocking layers, and using a SEG process to form an epitaxial layer on respective source/drain regions while shielding the other source/drain regions with a remaining epitaxial blocking layer.

摘要翻译： 制造半导体器件的方法包括在半导体衬底的PMOS和NMOS晶体管区域上形成栅极结构，使用氮化工艺在PMOS和NMOS晶体管区域的源极/漏极区域上形成外延阻挡层，然后选择性地去除外延阻挡层 并且使用SEG工艺在相应的源极/漏极区域上形成外延层，同时用剩余的外延阻挡层屏蔽另一个源极/漏极区域。

公开(公告)号：US20130005133A1

公开(公告)日：2013-01-03

申请号：US13523928

申请日：2012-06-15

申请人： JUNG-CHAN LEE ,  DAE-YOUNG KWAK ,  SEUNG-JAE LEE ,  JAE-SUNG HUR ,  SANG-BOM KANG ,  BYUNG-SUK JUNG ,  Zulkarnain

发明人： JUNG-CHAN LEE ,  DAE-YOUNG KWAK ,  SEUNG-JAE LEE ,  JAE-SUNG HUR ,  SANG-BOM KANG ,  BYUNG-SUK JUNG ,  Zulkarnain

IPC分类号： H01L21/283

CPC分类号： H01L21/823456 ,  H01L21/82345 ,  H01L21/823842 ,  H01L21/82385 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/66545

摘要： A method of manufacturing a semiconductor device can uniformly form a metal gate irrespective of gate pattern density. The method includes forming an interlayer dielectric layer having a trench on a substrate, forming a metal layer having first, second and third sections extending along the sides of the trench, the bottom of the trench and on the interlayer dielectric layer, respectively, forming a sacrificial layer pattern exposing an upper part of the first section of the metal layer, forming a spacer pattern on the exposed part of the first section of the metal layer, and forming a first gate metal layer by etching the first section of the metal layer using the sacrificial layer pattern and the spacer pattern as masks.

摘要翻译： 无论栅极图案密度如何，制造半导体器件的方法均匀地形成金属栅极。 该方法包括在衬底上形成具有沟槽的层间电介质层，形成金属层，该金属层具有分别沿着沟槽的侧面，沟槽的底部和层间介电层延伸的第一，第二和第三部分，形成 牺牲层图案，暴露金属层的第一部分的上部，在金属层的第一部分的暴露部分上形成间隔图案，并且通过用金属层的第一部分蚀刻来形成第一栅极金属层，使用 牺牲层图案和间隔图案作为掩模。

公开(公告)号：US20120077319A1

公开(公告)日：2012-03-29

申请号：US13238611

申请日：2011-09-21

申请人： Jung-Chen Lee ,  Seung-Jae Lee ,  Yu-Gyun Shin ,  Dae-Young Kwak ,  Byung-Suk Jung

发明人： Jung-Chen Lee ,  Seung-Jae Lee ,  Yu-Gyun Shin ,  Dae-Young Kwak ,  Byung-Suk Jung

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823425

摘要： A method of fabricating a semiconductor device includes forming gate structures on PMOS and NMOS transistor regions of the semiconductor substrate, forming epitaxial blocking layers on source/drain regions of PMOS and NMOS transistor regions using a nitridation process, then selectively removing one of the epitaxial blocking layers, and using a SEG process to form an epitaxial layer on respective source/drain regions while shielding the other source/drain regions with a remaining epitaxial blocking layer.

摘要翻译： 制造半导体器件的方法包括在半导体衬底的PMOS和NMOS晶体管区域上形成栅极结构，使用氮化工艺在PMOS和NMOS晶体管区域的源极/漏极区域上形成外延阻挡层，然后选择性地去除外延阻挡层 并且使用SEG工艺在相应的源极/漏极区域上形成外延层，同时用剩余的外延阻挡层屏蔽另一个源极/漏极区域。

公开(公告)号：US20160020294A1

公开(公告)日：2016-01-21

申请号：US14802519

申请日：2015-07-17

申请人： Kyungbum KOO ,  Wandon KIM ,  Sangjin HYUN ,  Shinhye KIM ,  TaekSoo JEON ,  Byung-Suk JUNG

发明人： Kyungbum KOO ,  Wandon KIM ,  Sangjin HYUN ,  Shinhye KIM ,  TaekSoo JEON ,  Byung-Suk JUNG

IPC分类号： H01L29/423 ,  H01L29/51

CPC分类号： H01L29/66545 ,  H01L21/02362 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L29/51 ,  H01L29/511 ,  H01L29/512 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66636 ,  H01L29/78 ,  H01L2029/7858

摘要： Provided are a semiconductor device and a method of fabricating the same. The semiconductor device may include a substrate with an active pattern, a gate electrode provided at the active pattern, and a gate capping structure disposed above the gate electrode. The gate capping structure may include two or more gate capping patterns with different properties from each other, and the use of the gate capping structure makes it possible to form contact plugs in a self-aligned manner and improve operational speed and characteristics of the semiconductor device.

摘要翻译： 提供半导体器件及其制造方法。 半导体器件可以包括具有有源图案的衬底，设置在有源图案处的栅极电极和设置在栅电极上方的栅极封装结构。 栅极封盖结构可以包括彼此具有不同性质的两个或多个栅极封盖图案，并且栅极封盖结构的使用使得可以以自对准方式形成接触插塞并且提高半导体器件的操作速度和特性 。