公开(公告)号：US20120077319A1

公开(公告)日：2012-03-29

申请号：US13238611

申请日：2011-09-21

申请人： Jung-Chen Lee ,  Seung-Jae Lee ,  Yu-Gyun Shin ,  Dae-Young Kwak ,  Byung-Suk Jung

发明人： Jung-Chen Lee ,  Seung-Jae Lee ,  Yu-Gyun Shin ,  Dae-Young Kwak ,  Byung-Suk Jung

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823425

摘要： A method of fabricating a semiconductor device includes forming gate structures on PMOS and NMOS transistor regions of the semiconductor substrate, forming epitaxial blocking layers on source/drain regions of PMOS and NMOS transistor regions using a nitridation process, then selectively removing one of the epitaxial blocking layers, and using a SEG process to form an epitaxial layer on respective source/drain regions while shielding the other source/drain regions with a remaining epitaxial blocking layer.

摘要翻译： 制造半导体器件的方法包括在半导体衬底的PMOS和NMOS晶体管区域上形成栅极结构，使用氮化工艺在PMOS和NMOS晶体管区域的源极/漏极区域上形成外延阻挡层，然后选择性地去除外延阻挡层 并且使用SEG工艺在相应的源极/漏极区域上形成外延层，同时用剩余的外延阻挡层屏蔽另一个源极/漏极区域。

公开(公告)号：US08691642B2

公开(公告)日：2014-04-08

申请号：US13238611

申请日：2011-09-21

申请人： Jung-Chan Lee ,  Seung-Jae Lee ,  Yu-Gyun Shin ,  Dae-Young Kwak ,  Byung-Suk Jung

发明人： Jung-Chan Lee ,  Seung-Jae Lee ,  Yu-Gyun Shin ,  Dae-Young Kwak ,  Byung-Suk Jung

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823425

摘要： A method of fabricating a semiconductor device includes forming gate structures on PMOS and NMOS transistor regions of the semiconductor substrate, forming epitaxial blocking layers on source/drain regions of PMOS and NMOS transistor regions using a nitridation process, then selectively removing one of the epitaxial blocking layers, and using a SEG process to form an epitaxial layer on respective source/drain regions while shielding the other source/drain regions with a remaining epitaxial blocking layer.

摘要翻译： 制造半导体器件的方法包括在半导体衬底的PMOS和NMOS晶体管区域上形成栅极结构，使用氮化工艺在PMOS和NMOS晶体管区域的源极/漏极区域上形成外延阻挡层，然后选择性地去除外延阻挡层 并且使用SEG工艺在相应的源极/漏极区域上形成外延层，同时用剩余的外延阻挡层屏蔽另一个源极/漏极区域。

公开(公告)号：US08916936B2

公开(公告)日：2014-12-23

申请号：US13751570

申请日：2013-01-28

申请人： Jung-Chan Lee ,  Seung-Jae Lee ,  Sang-Bom Kang ,  Dae-Young Kwak ,  Myeong-Cheol Kim ,  Yong-Ho Jeon

发明人： Jung-Chan Lee ,  Seung-Jae Lee ,  Sang-Bom Kang ,  Dae-Young Kwak ,  Myeong-Cheol Kim ,  Yong-Ho Jeon

IPC分类号： H01L29/76

CPC分类号： H01L27/088 ,  H01L21/764 ,  H01L27/0886 ,  H01L27/1116 ,  H01L27/1211

摘要： A semiconductor device including: a first gate pattern disposed in a peripheral region of a substrate; a second gate pattern disposed in a cell region of the substrate; a first insulator formed on sidewalls of the first gate pattern; and a second insulator formed on sidewalls of the second gate pattern, wherein a dielectric constant of the first insulator is different from a dielectric constant of the second insulator, and wherein a height of the second insulator is greater than a height of the second gate pattern.

摘要翻译： 一种半导体器件，包括：设置在衬底的周边区域中的第一栅极图案; 设置在所述基板的单元区域中的第二栅极图案; 形成在第一栅极图案的侧壁上的第一绝缘体; 以及形成在所述第二栅极图案的侧壁上的第二绝缘体，其中所述第一绝缘体的介电常数不同于所述第二绝缘体的介电常数，并且其中所述第二绝缘体的高度大于所述第二栅极图案的高度 。

公开(公告)号：US08617991B2

公开(公告)日：2013-12-31

申请号：US13526960

申请日：2012-06-19

申请人： Jung-Chan Lee ,  Yoo-Jung Lee ,  Ki-Hyung Ko ,  Dae-Young Kwak ,  Seung-Jae Lee ,  Jae-Sung Hur ,  Sang-Bom Kang ,  Cheol Kim ,  Bo-Un Yoon

发明人： Jung-Chan Lee ,  Yoo-Jung Lee ,  Ki-Hyung Ko ,  Dae-Young Kwak ,  Seung-Jae Lee ,  Jae-Sung Hur ,  Sang-Bom Kang ,  Cheol Kim ,  Bo-Un Yoon

IPC分类号： H01L21/44

CPC分类号： H01L29/4983 ,  H01L21/76895 ,  H01L21/82345 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/78

摘要： A method of manufacturing a semiconductor device includes forming an interlayer dielectric film that has first and second trenches on first and second regions of a substrate, respectively, forming a first metal layer along a sidewall and a bottom surface of the first trench and along a top surface of the interlayer dielectric film in the first region, forming a second metal layer along a sidewall and a bottom surface of the second trench and along a top surface of the interlayer dielectric film in the second region, forming a first sacrificial layer pattern on the first metal layer such that the first sacrificial layer fills a portion of the first trench, forming a first electrode layer by etching the first metal layer and the second metal layer using the first sacrificial layer pattern, and removing the first sacrificial layer pattern.

摘要翻译： 一种制造半导体器件的方法包括：在衬底的第一和第二区域上分别形成具有第一和第二沟槽的层间电介质膜，沿着第一沟槽的侧壁和底表面沿顶部形成第一金属层 在所述第一区域中的所述层间电介质膜的表面，沿着所述第二沟槽的侧壁和底表面沿着所述第二区域中的所述层间电介质膜的顶表面形成第二金属层，在所述第二区域中形成第一牺牲层图案 第一金属层，使得第一牺牲层填充第一沟槽的一部分，通过使用第一牺牲层图案蚀刻第一金属层和第二金属层形成第一电极层，以及去除第一牺牲层图案。

公开(公告)号：US20140054713A1

公开(公告)日：2014-02-27

申请号：US13751570

申请日：2013-01-28

申请人： Jung-Chan Lee ,  Seung-Jae Lee ,  Sang-Bom Kang ,  Dae-Young Kwak ,  Myeong-Cheol Kim ,  Yong-Ho Jeon

发明人： Jung-Chan Lee ,  Seung-Jae Lee ,  Sang-Bom Kang ,  Dae-Young Kwak ,  Myeong-Cheol Kim ,  Yong-Ho Jeon

IPC分类号： H01L27/088

CPC分类号： H01L27/088 ,  H01L21/764 ,  H01L27/0886 ,  H01L27/1116 ,  H01L27/1211

摘要： A semiconductor device including: a first gate pattern disposed in a peripheral region of a substrate; a second gate pattern disposed in a cell region of the substrate; a first insulator formed on sidewalls of the first gate pattern; and a second insulator formed on sidewalls of the second gate pattern, wherein a dielectric constant of the first insulator is different from a dielectric constant of the second insulator, and wherein a height of the second insulator is greater than a height of the second gate pattern.

摘要翻译： 一种半导体器件，包括：设置在衬底的周边区域中的第一栅极图案; 设置在所述基板的单元区域中的第二栅极图案; 形成在第一栅极图案的侧壁上的第一绝缘体; 以及形成在所述第二栅极图案的侧壁上的第二绝缘体，其中所述第一绝缘体的介电常数不同于所述第二绝缘体的介电常数，并且其中所述第二绝缘体的高度大于所述第二栅极图案的高度 。

公开(公告)号：US20110117721A1

公开(公告)日：2011-05-19

申请号：US12944923

申请日：2010-11-12

申请人： Ju-Wan KIM ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

发明人： Ju-Wan KIM ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

IPC分类号： H01L21/762

CPC分类号： H01L21/76229

摘要： An isolation layer structure includes first to fourth oxide layer patterns. The first and third oxide layer patterns are sequentially formed in a first trench defined by a first recessed top surface of a substrate and sidewalls of gate structures on the substrate in a first region. The first trench has a first width, and the first and third oxide layer patterns have no void therein. The second and fourth oxide layer patterns are sequentially formed in a second trench defined by a second recessed top surface of the substrate and sidewalls of gate structures on the substrate in a second region. The second trench has a second width larger than the first width, and the fourth oxide layer pattern has a void therein.

摘要翻译： 隔离层结构包括第一至第四氧化物层图案。 第一和第三氧化物层图案顺序地形成在第一沟槽中，第一沟槽由衬底的第一凹入顶表面和第一区域中衬底上的栅极结构的侧壁限定。 第一沟槽具有第一宽度，并且第一和第三氧化物层图案中没有空隙。 第二和第四氧化物层图案顺序地形成在第二沟槽中，第二沟槽由衬底的第二凹陷顶表面和第二区域中衬底上的栅结构的侧壁限定。 第二沟槽具有比第一宽度大的第二宽度，并且第四氧化物层图案在其中具有空隙。

公开(公告)号：US08237240B2

公开(公告)日：2012-08-07

申请号：US13204829

申请日：2011-08-08

申请人： Ju-Wan Kim ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

发明人： Ju-Wan Kim ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

IPC分类号： H01L29/788 ,  H01L21/762

CPC分类号： H01L21/76229

摘要： An isolation layer structure includes first to fourth oxide layer patterns. The first and third oxide layer patterns are sequentially formed in a first trench defined by a first recessed top surface of a substrate and sidewalls of gate structures on the substrate in a first region. The first trench has a first width, and the first and third oxide layer patterns have no void therein. The second and fourth oxide layer patterns are sequentially formed in a second trench defined by a second recessed top surface of the substrate and sidewalls of gate structures on the substrate in a second region. The second trench has a second width larger than the first width, and the fourth oxide layer pattern has a void therein.

摘要翻译： 隔离层结构包括第一至第四氧化物层图案。 第一和第三氧化物层图案顺序地形成在第一沟槽中，第一沟槽由衬底的第一凹入顶表面和第一区域中衬底上的栅极结构的侧壁限定。 第一沟槽具有第一宽度，并且第一和第三氧化物层图案中没有空隙。 第二和第四氧化物层图案顺序地形成在第二沟槽中，第二沟槽由衬底的第二凹陷顶表面和第二区域中衬底上的栅结构的侧壁限定。 第二沟槽具有比第一宽度大的第二宽度，并且第四氧化物层图案在其中具有空隙。

公开(公告)号：US08017495B2

公开(公告)日：2011-09-13

申请号：US12944923

申请日：2010-11-12

申请人： Ju-Wan Kim ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

发明人： Ju-Wan Kim ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

IPC分类号： H01L21/762

CPC分类号： H01L21/76229

摘要： An isolation layer structure includes first to fourth oxide layer patterns. The first and third oxide layer patterns are sequentially formed in a first trench defined by a first recessed top surface of a substrate and sidewalls of gate structures on the substrate in a first region. The first trench has a first width, and the first and third oxide layer patterns have no void therein. The second and fourth oxide layer patterns are sequentially formed in a second trench defined by a second recessed top surface of the substrate and sidewalls of gate structures on the substrate in a second region. The second trench has a second width larger than the first width, and the fourth oxide layer pattern has a void therein.

摘要翻译： 隔离层结构包括第一至第四氧化物层图案。 第一和第三氧化物层图案顺序地形成在第一沟槽中，第一沟槽由衬底的第一凹入顶表面和第一区域中衬底上的栅极结构的侧壁限定。 第一沟槽具有第一宽度，并且第一和第三氧化物层图案中没有空隙。 第二和第四氧化物层图案顺序地形成在第二沟槽中，第二沟槽由衬底的第二凹陷顶表面和第二区域中衬底上的栅结构的侧壁限定。 第二沟槽具有比第一宽度大的第二宽度，并且第四氧化物层图案在其中具有空隙。