公开(公告)号：US07813459B2

公开(公告)日：2010-10-12

申请号：US11242215

申请日：2005-10-03

申请人： Qamrul Hasan ,  Stephan Rosner ,  Jeremy Mah

发明人： Qamrul Hasan ,  Stephan Rosner ,  Jeremy Mah

IPC分类号： H04L7/00

CPC分类号： H04L7/0012

摘要： One or more aspects of the present invention pertain to transferring digital data between first and second domains, where a first clock of the first domain operates at a first frequency and a second clock of the second domain operates at a second frequency, where the first frequency is higher than the second frequency, and where the first and second clocks have arbitrary phase relationships relative to one another. Techniques employed facilitate efficient digital data transfer between the first and second domains while conserving valuable semiconductor real estate.

摘要翻译： 本发明的一个或多个方面涉及在第一和第二域之间传送数字数据，其中第一域的第一时钟以第一频率工作，而第二域的第二时钟以第二频率工作，其中第一频率 高于第二频率，并且其中第一和第二时钟相对于彼此具有任意的相位关系。 所采用的技术促进了第一和第二域之间的有效数字数据传输，同时节省了有价值的半导体空间。

公开(公告)号：US08386736B2

公开(公告)日：2013-02-26

申请号：US12337963

申请日：2008-12-18

申请人： Frank Edelhaeuser ,  Clifford A Zitlaw ,  Jeremy Mah

发明人： Frank Edelhaeuser ,  Clifford A Zitlaw ,  Jeremy Mah

IPC分类号： G06F12/02

CPC分类号： G06F12/0653 ,  G06F3/061 ,  G06F3/0613 ,  G06F3/0656 ,  G06F3/0673 ,  G06F9/3802 ,  G06F11/1068 ,  G06F12/02 ,  G06F12/0207 ,  G06F12/0215 ,  G06F12/0802 ,  G06F12/0804 ,  G06F12/0862 ,  G06F12/10 ,  G06F12/1036 ,  G06F2212/1041 ,  G06F2212/657 ,  G11C7/22 ,  G11C29/52 ,  G11C2207/2245

摘要： Efficient and convenient storage systems and methods are presented. In one embodiment a storage system includes a host for processing information, a memory controller and a memory. The memory controller controls communication of the information between the host and the memory, wherein the memory controller routes data rapidly to a buffer of the memory without buffering in the memory controller. The memory stores the information. The memory includes a buffer for temporarily storing the data while corresponding address information is determined.

摘要翻译： 介绍了高效便捷的存储系统和方法。 在一个实施例中，存储系统包括用于处理信息的主机，存储器控制器和存储器。 存储器控制器控制主机和存储器之间的信息的通信，其中存储器控制器将数据快速地路由到存储器的缓冲器，而不会在存储器控制器中缓冲。 内存存储信息。 存储器包括用于临时存储数据的缓冲器，同时确定相应的地址信息。

公开(公告)号：US07639768B1

公开(公告)日：2009-12-29

申请号：US11414845

申请日：2006-05-01

申请人： Qamrul Hasan ,  Jeremy Mah ,  Stephan Rosner

发明人： Qamrul Hasan ,  Jeremy Mah ,  Stephan Rosner

IPC分类号： H04L7/00 ,  H04L25/00 ,  H04L25/40

CPC分类号： G06F13/4243 ,  G06F13/1657 ,  Y02D10/14 ,  Y02D10/151

摘要： In the operation of a mobile device (such as a cellular telephone or a PDA, i.e. Personal Digital Assistant), which mobile device includes a mobile terminal and a memory module, certain operational signals of the mobile device are multiplexed and demultiplexed, resulting in efficient device bus utilization and reduced device pin count.

摘要翻译： 在移动设备（例如蜂窝电话或PDA，即个人数字助理）的操作中，哪个移动设备包括移动终端和存储器模块，移动设备的某些操作信号被多路复用和解复用，导致有效 器件总线利用率和减少器件引脚数。

公开(公告)号：US20070239918A1

公开(公告)日：2007-10-11

申请号：US11400902

申请日：2006-04-10

申请人： Qamrul Hasan ,  Jeremy Mah ,  Stephan Rosner ,  Roger Isaac

发明人： Qamrul Hasan ,  Jeremy Mah ,  Stephan Rosner ,  Roger Isaac

IPC分类号： H05K7/10 ,  G06F12/00

CPC分类号： G06F12/0623 ,  G06F2212/2022

摘要： A multi media card includes a plurality of memory modules and an extraneous command decoder. The extraneous command decoder decodes a predetermined command for determining a selected memory module to be accessed from the plurality of memory modules, when a predetermined bit of the predetermined command is set to a predetermined logic level.

摘要翻译： 多媒体卡包括多个存储器模块和外部命令解码器。 当预定命令的预定位被设置为预定逻辑电平时，无关命令解码器解码用于确定要从多个存储器模块访问的所选存储器模块的预定命令。

公开(公告)号：US20050163401A1

公开(公告)日：2005-07-28

申请号：US10765130

申请日：2004-01-28

申请人： Seong Park ,  Jeremy Mah ,  Hiroshi Kanekura

发明人： Seong Park ,  Jeremy Mah ,  Hiroshi Kanekura

IPC分类号： G06K9/40 ,  G06T3/40 ,  H04N5/44 ,  H04N7/01

CPC分类号： G06T3/4007 ,  H04N7/012

摘要： A display image enhancement apparatus and method are disclosed for use in generating additional pixel data from input image data, where a window of input pixel data is used to generate data for an additional pixel to be placed substantially in the center of the window. The display image enhancement apparatus includes memory elements that is capable of receiving a chain of input pixel data and storing at least the window of input pixel data, where the window of input pixels includes a plurality of pixel pairs each of which respectively represents an angle of correlation. The display image enhancement apparatus also includes instant angle detection circuitry capable of receiving the input pixel data stored in the memory elements and determining an instant angle having the highest correlation based on differential values of at least some of the pixel pairs, where a differential value is the difference between the values of pixels in a pixel pair. The display image enhancement apparatus further includes substantial angle detection circuitry capable of determining a substantial angle having the highest correlation based on filtered differential values of at least some of the pixel pairs. Angle confirmation circuitry is provided to determine an interpolation angle based on the instant angle and the substantial angle. The display image enhancement apparatus employs an interpolator that is capable of determining the value of the additional pixel based on the values of pixels in the pixel pair corresponding to the interpolation angle.

摘要翻译： 公开了用于从输入图像数据生成附加像素数据的显示图像增强装置和方法，其中使用输入像素数据的窗口来生成用于基本上位于窗口中心的附加像素的数据。 显示图像增强装置包括能够接收输入像素数据链并且至少存储输入像素数据的窗口的存储元件，其中输入像素的窗口包括多个像素对，每个像素对分别表示 相关性。 显示图像增强装置还包括能够接收存储在存储元件中的输入像素数据的瞬时角度检测电路，并且基于至少一些像素对的差分值来确定具有最高相关性的瞬时角度，其中微分值为 像素对中的像素值之间的差异。 显示图像增强装置还包括基本角度检测电路，其能够基于至少一些像素对的经滤波的差分值来确定具有最高相关性的实质角度。 角度确认电路被提供以基于即时角度和实质角度确定插值角度。 显示图像增强装置使用能够基于与插值角对应的像素对中的像素的值来确定附加像素的值的内插器。

公开(公告)号：US20100161935A1

公开(公告)日：2010-06-24

申请号：US12337963

申请日：2008-12-18

申请人： Frank EDELHAEUSER ,  Clifford A. ZITLAW ,  Jeremy MAH

发明人： Frank EDELHAEUSER ,  Clifford A. ZITLAW ,  Jeremy MAH

IPC分类号： G06F12/06

CPC分类号： G06F12/0653 ,  G06F3/061 ,  G06F3/0613 ,  G06F3/0656 ,  G06F3/0673 ,  G06F9/3802 ,  G06F11/1068 ,  G06F12/02 ,  G06F12/0207 ,  G06F12/0215 ,  G06F12/0802 ,  G06F12/0804 ,  G06F12/0862 ,  G06F12/10 ,  G06F12/1036 ,  G06F2212/1041 ,  G06F2212/657 ,  G11C7/22 ,  G11C29/52 ,  G11C2207/2245

摘要： Efficient and convenient storage systems and methods are presented. In one embodiment a storage system includes a host for processing information, a memory controller and a memory. The memory controller controls communication of the information between the host and the memory, wherein the memory controller routes data rapidly to a buffer of the memory without buffering in the memory controller. The memory stores the information. The memory includes a buffer for temporarily storing the data while corresponding address information is determined.

摘要翻译： 介绍了高效便捷的存储系统和方法。 在一个实施例中，存储系统包括用于处理信息的主机，存储器控制器和存储器。 存储器控制器控制主机和存储器之间的信息的通信，其中存储器控制器将数据快速地路由到存储器的缓冲器，而不会在存储器控制器中缓冲。 内存存储信息。 存储器包括用于临时存储数据的缓冲器，同时确定相应的地址信息。

公开(公告)号：US20080177931A1

公开(公告)日：2008-07-24

申请号：US11625158

申请日：2007-01-19

申请人： Roger Isaac ,  Stephan Rosner ,  Qamrul Hasan ,  Jeremy Mah

发明人： Roger Isaac ,  Stephan Rosner ,  Qamrul Hasan ,  Jeremy Mah

IPC分类号： G06F12/02 ,  G06F12/00

CPC分类号： G06F13/4239

摘要： A system is presented that facilitates masking data in write data bound for a memory device. The system contains a memory controller and a memory array communicatively coupled to the memory controller. The memory controller sends a write command and write data to the memory array and the memory array updates data contained therein based upon the write command and write data. If the write operation requires a byte mask, the controller sends a byte mask command via a command bus linking the controller and the memory array. Accordingly, separate and dedicated byte mask pins or bus is not necessary to convey byte mask information.

摘要翻译： 提出了一种有助于屏蔽存储器件写入数据的数据的系统。 该系统包含存储器控制器和通信地耦合到存储器控制器的存储器阵列。 存储器控制器发送写命令并将数据写入存储器阵列，并且存储器阵列基于写命令和写数据来更新其中包含的数据。 如果写操作需要一个字节掩码，则控制器通过链接控制器和存储器阵列的命令总线发送字节掩码命令。 因此，不需要单独和专用的字节掩码引脚或总线来传送字节掩码信息。

公开(公告)号：US08230154B2

公开(公告)日：2012-07-24

申请号：US11625150

申请日：2007-01-19

申请人： Roger Isaac ,  Stephan Rosner ,  Qamrul Hasan ,  Jeremy Mah

发明人： Roger Isaac ,  Stephan Rosner ,  Qamrul Hasan ,  Jeremy Mah

IPC分类号： G06F12/06

CPC分类号： G06F9/5016 ,  G11C15/00 ,  G11C16/26

摘要： A system is provided that facilitates read access in a memory device. The system comprises a plurality of row addresses buffers that store high order addresses associated with one or more software threads. The system further comprises a plurality of row data buffers. The row data buffers are each associated with at least one row address buffer and store row data within the range of the high order addresses of the row address buffers. The system increase memory device performance by limiting the latency associated with context switching. The plurality of row address buffers and row data buffers enables software threads to associate with one or more buffers and maintain efficient subsequent memory accesses despite context switching.

摘要翻译： 提供了一种促进存储器件中的读取访问的系统。 该系统包括存储与一个或多个软件线程相关联的高阶地址的多个行地址缓冲器。 系统还包括多个行数据缓冲器。 行数据缓冲器各自与至少一个行地址缓冲器相关联，并且在行地址缓冲器的高位地址的范围内存储行数据。 该系统通过限制与上下文切换相关的延迟来增加存储器件性能。 多个行地址缓冲器和行数据缓冲器使得软件线程能够与一个或多个缓冲器相关联，并且尽管上下文切换来维持有效的后续存储器访问。

公开(公告)号：US20080177930A1

公开(公告)日：2008-07-24

申请号：US11625150

申请日：2007-01-19

申请人： Roger Isaac ,  Stephan Rosner ,  Qamrul Hasan ,  Jeremy Mah

发明人： Roger Isaac ,  Stephan Rosner ,  Qamrul Hasan ,  Jeremy Mah

IPC分类号： G06F12/02

CPC分类号： G06F9/5016 ,  G11C15/00 ,  G11C16/26

摘要： A system is provided that facilitates read access in a memory device. The system comprises a plurality of row addresses buffers that store high order addresses associated with one or more software threads. The system further comprises a plurality of row data buffers. The row data buffers are each associated with at least one row address buffer and store row data within the range of the high order addresses of the row address buffers. The system increase memory device performance by limiting the latency associated with context switching. The plurality of row address buffers and row data buffers enables software threads to associate with one or more buffers and maintain efficient subsequent memory accesses despite context switching.

摘要翻译： 提供了一种促进存储器件中的读取访问的系统。 该系统包括存储与一个或多个软件线程相关联的高阶地址的多个行地址缓冲器。 系统还包括多个行数据缓冲器。 行数据缓冲器各自与至少一个行地址缓冲器相关联，并且在行地址缓冲器的高位地址的范围内存储行数据。 该系统通过限制与上下文切换相关的延迟来增加存储器件性能。 多个行地址缓冲器和行数据缓冲器使得软件线程能够与一个或多个缓冲器相关联，并且尽管上下文切换来维持有效的后续存储器访问。

公开(公告)号：US20070076830A1

公开(公告)日：2007-04-05

申请号：US11242215

申请日：2005-10-03

申请人： Qamrul Hasan ,  Stephan Rosner ,  Jeremy Mah

发明人： Qamrul Hasan ,  Stephan Rosner ,  Jeremy Mah

IPC分类号： H04L7/00

CPC分类号： H04L7/0012

摘要： One or more aspects of the present invention pertain to transferring digital data between first and second domains, where a first clock of the first domain operates at a first frequency and a second clock of the second domain operates at a second frequency, where the first frequency is higher than the second frequency, and where the first and second clocks have arbitrary phase relationships relative to one another. Techniques employed facilitate efficient digital data transfer between the first and second domains while conserving valuable semiconductor real estate.

摘要翻译： 本发明的一个或多个方面涉及在第一和第二域之间传送数字数据，其中第一域的第一时钟以第一频率工作，而第二域的第二时钟以第二频率工作，其中第一频率 高于第二频率，并且其中第一和第二时钟相对于彼此具有任意的相位关系。 所采用的技术促进了第一和第二域之间的有效数字数据传输，同时节省了有价值的半导体空间。