公开(公告)号：US08877650B2

公开(公告)日：2014-11-04

申请号：US13480317

申请日：2012-05-24

申请人： O Seo Park ,  Wai-Kin Li

发明人： O Seo Park ,  Wai-Kin Li

IPC分类号： H01L21/302 ,  H01L21/311 ,  H01L21/66 ,  G03F1/36 ,  G03F1/00

CPC分类号： H01L21/31144 ,  G03F1/144 ,  G03F1/36 ,  G03F1/80 ,  H01L22/12 ,  H01L22/20

摘要： Methods of manufacturing semiconductor devices and methods of optical proximity correction methods are disclosed. In one embodiment, a method of manufacturing a semiconductor device includes determining an amount of reactive ion etch (RIE) lag of a RIE process for a material layer of the semiconductor device, and adjusting a size of at least one pattern for a feature of the material layer by an adjustment amount to partially compensate for the amount of RIE lag determined.

摘要翻译： 公开了制造半导体器件的方法和光学邻近校正方法的方法。 在一个实施例中，制造半导体器件的方法包括确定用于半导体器件的材料层的RIE工艺的反应离子蚀刻（RIE）滞后量，以及调整用于所述半导体器件的特征的至少一个图案的尺寸 材料层通过调整量来部分补偿确定的RIE滞后量。

公开(公告)号：US20100203701A1

公开(公告)日：2010-08-12

申请号：US12766709

申请日：2010-04-23

申请人： Sun-Oo Kim ,  O Seo Park

发明人： Sun-Oo Kim ,  O Seo Park

IPC分类号： H01L21/78 ,  H01L21/76

CPC分类号： H01L23/585 ,  H01L23/562 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/00

摘要： A design for a crack stop and moisture barrier for a semiconductor device includes a plurality of discrete conductive features formed at the edge of an integrated circuit proximate a scribe line. The discrete conductive features may comprise a plurality of staggered lines, a plurality of horseshoe-shaped lines, or a combination of both.

摘要翻译： 用于半导体器件的裂纹阻挡和湿气屏障的设计包括形成在靠近划线的集成电路的边缘处的多个离散的导电特征。 离散的导电特征可以包括多个交错线，多个马蹄形线，或两者的组合。

公开(公告)号：US07732108B2

公开(公告)日：2010-06-08

申请号：US11239863

申请日：2005-09-30

申请人： O Seo Park

发明人： O Seo Park

IPC分类号： G03F9/00

CPC分类号： G03F1/84 ,  G03F1/36

摘要： A method for generating or refining an OPC model for use in wafer fabrication. A predetermined feature layout is used to prepare a mask for use in, for example, a photolithographic process. The mask is used to create structures corresponding to mask features on a semiconductor wafer using the mask. Measurements of the actual mask features and wafer features may then be assessed and correlated, and the results used to generate an OPC model or refine an existing one. In addition, the OPC may be used to simulate a fabrication operation by applying the OPC tool to a predetermined layout to produce a mask image and a wafer image, and then comparing the predetermined layout to the simulated wafer image to determine at least one fitness value.

摘要翻译： 用于生成或精炼用于晶片制造的OPC模型的方法。 使用预定特征布局来制备用于例如光刻工艺的掩模。 掩模用于使用掩模在半导体晶片上产生与掩模特征相对应的结构。 然后可以对实际掩模特征和晶片特征的测量进行评估和相关，并且用于生成OPC模型或改进现有的模型的结果。 此外，OPC可以用于通过将OPC工具应用到预定布局来模拟制造操作，以产生掩模图像和晶片图像，然后将预定布局与模拟晶片图像进行比较，以确定至少一个适合度值 。

公开(公告)号：US20090160027A1

公开(公告)日：2009-06-25

申请号：US11960406

申请日：2007-12-19

申请人： O Seo Park ,  Wai-Kin Li

发明人： O Seo Park ,  Wai-Kin Li

IPC分类号： H01L21/66 ,  H01L29/06 ,  G06F17/50

CPC分类号： H01L21/31144 ,  G03F1/144 ,  G03F1/36 ,  G03F1/80 ,  H01L22/12 ,  H01L22/20

摘要： Methods of manufacturing semiconductor devices and methods of optical proximity correction methods are disclosed. In one embodiment, a method of manufacturing a semiconductor device includes determining an amount of reactive ion etch (RIE) lag of a RIE process for a material layer of the semiconductor device, and adjusting a size of at least one pattern for a feature of the material layer by an adjustment amount to partially compensate for the amount of RIE lag determined.

摘要翻译： 公开了制造半导体器件的方法和光学邻近校正方法的方法。 在一个实施例中，制造半导体器件的方法包括确定用于半导体器件的材料层的RIE工艺的反应离子蚀刻（RIE）滞后量，以及调整用于所述半导体器件的特征的至少一个图案的尺寸 材料层通过调整量来部分补偿确定的RIE滞后量。

公开(公告)号：US07741715B2

公开(公告)日：2010-06-22

申请号：US11079737

申请日：2005-03-14

申请人： Sun-Oo Kim ,  O Seo Park

发明人： Sun-Oo Kim ,  O Seo Park

IPC分类号： H01L23/52

CPC分类号： H01L23/585 ,  H01L23/562 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/00

摘要： A design for a crack stop and moisture barrier for a semiconductor device includes a plurality of discrete conductive features formed at the edge of an integrated circuit proximate a scribe line. The discrete conductive features may comprise a plurality of staggered lines, a plurality of horseshoe-shaped lines, or a combination of both.

摘要翻译： 用于半导体器件的裂纹阻挡和湿气屏障的设计包括形成在靠近划线的集成电路的边缘处的多个离散的导电特征。 离散的导电特征可以包括多个交错线，多个马蹄形线，或两者的组合。

公开(公告)号：US08298730B2

公开(公告)日：2012-10-30

申请号：US13072227

申请日：2011-03-25

申请人： O Seo Park ,  Sun-Oo Kim ,  Klaus Herold

发明人： O Seo Park ,  Sun-Oo Kim ,  Klaus Herold

IPC分类号： G03F1/20

CPC分类号： H01L23/5226 ,  G03F1/00 ,  G03F1/36 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices, methods of manufacturing thereof, lithography masks, and methods of designing lithography masks are disclosed. In one embodiment, a semiconductor device includes a plurality of first features disposed in a first material layer. At least one second feature is disposed in a second material layer, the at least one second feature being disposed over and coupled to the plurality of first features. The at least one second feature includes at least one void disposed between at least two of the plurality of first features.

摘要翻译： 公开了半导体器件，其制造方法，光刻掩模和设计光刻掩模的方法。 在一个实施例中，半导体器件包括设置在第一材料层中的多个第一特征。 至少一个第二特征被布置在第二材料层中，所述至少一个第二特征被布置在多个第一特征上并耦合到多个第一特征。 至少一个第二特征包括设置在多个第一特征中的至少两个之间的至少一个空隙。

公开(公告)号：US20110171821A1

公开(公告)日：2011-07-14

申请号：US13072227

申请日：2011-03-25

申请人： O Seo Park ,  Sun-Oo Kim ,  Klaus Herold

发明人： O Seo Park ,  Sun-Oo Kim ,  Klaus Herold

IPC分类号： H01L21/4763 ,  G06F17/50 ,  G03F1/00

CPC分类号： H01L23/5226 ,  G03F1/00 ,  G03F1/36 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices, methods of manufacturing thereof, lithography masks, and methods of designing lithography masks are disclosed. In one embodiment, a semiconductor device includes a plurality of first features disposed in a first material layer. At least one second feature is disposed in a second material layer, the at least one second feature being disposed over and coupled to the plurality of first features. The at least one second feature includes at least one void disposed between at least two of the plurality of first features.

摘要翻译： 公开了半导体器件，其制造方法，光刻掩模和设计光刻掩模的方法。 在一个实施例中，半导体器件包括设置在第一材料层中的多个第一特征。 至少一个第二特征被布置在第二材料层中，所述至少一个第二特征被布置在多个第一特征上并耦合到多个第一特征。 至少一个第二特征包括设置在多个第一特征中的至少两个之间的至少一个空隙。

公开(公告)号：US08187974B2

公开(公告)日：2012-05-29

申请号：US11960406

申请日：2007-12-19

申请人： O Seo Park ,  Wai-Kin Li

发明人： O Seo Park ,  Wai-Kin Li

IPC分类号： H01L21/302

CPC分类号： H01L21/31144 ,  G03F1/144 ,  G03F1/36 ,  G03F1/80 ,  H01L22/12 ,  H01L22/20

摘要： Methods of manufacturing semiconductor devices and methods of optical proximity correction methods are disclosed. In one embodiment, a method of manufacturing a semiconductor device includes determining an amount of reactive ion etch (RIE) lag of a RIE process for a material layer of the semiconductor device, and adjusting a size of at least one pattern for a feature of the material layer by an adjustment amount to partially compensate for the amount of RIE lag determined.

摘要翻译： 公开了制造半导体器件的方法和光学邻近校正方法的方法。 在一个实施例中，制造半导体器件的方法包括确定用于半导体器件的材料层的RIE工艺的反应离子蚀刻（RIE）滞后量，以及调整用于所述半导体器件的特征的至少一个图案的尺寸 材料层通过调整量来部分补偿确定的RIE滞后量。

公开(公告)号：US07514356B2

公开(公告)日：2009-04-07

申请号：US11069068

申请日：2005-03-01

申请人： Sajan Marokkey ,  O Seo Park ,  Wai-Kin Li ,  Todd C. Bailey

发明人： Sajan Marokkey ,  O Seo Park ,  Wai-Kin Li ,  Todd C. Bailey

IPC分类号： H01L21/4763

CPC分类号： H01L21/31144

摘要： A method of preventing resist line collapse in damascene structures and a structure thereof is disclosed. A damascene pattern for resist lines is enhanced with ribs extending therefrom. The ribs provide mechanical support for resist lines and improve the lithography process for forming the resist lines, particularly when a negative focus is used. The ribs may extend between vias in an underlying material layer. The method results in structurally strong resist lines for damascene structures that are less likely to collapse.

摘要翻译： 公开了一种防止镶嵌结构中的抗蚀层塌陷的方法及其结构。 用于抵抗线的镶嵌图案被从其延伸的肋条增强。 这些肋为抗蚀剂线提供机械支撑，并且改进了用于形成抗蚀剂线的光刻工艺，特别是当使用负焦点时。 肋可以在下面的材料层中的通孔之间延伸。 该方法导致结构上较强的不可能崩溃的镶嵌结构的抗蚀剂线。

公开(公告)号：US20120228743A1

公开(公告)日：2012-09-13

申请号：US13480317

申请日：2012-05-24

申请人： O Seo Park ,  Wai-Kin Li

发明人： O Seo Park ,  Wai-Kin Li

IPC分类号： H01L21/311 ,  H01L21/66 ,  G06F17/50 ,  G03F1/32 ,  G03F1/36 ,  G03F1/26 ,  G03F1/30 ,  H01L29/02 ,  G03B27/68

CPC分类号： H01L21/31144 ,  G03F1/144 ,  G03F1/36 ,  G03F1/80 ,  H01L22/12 ,  H01L22/20

摘要： Methods of manufacturing semiconductor devices and methods of optical proximity correction methods are disclosed. In one embodiment, a method of manufacturing a semiconductor device includes determining an amount of reactive ion etch (RIE) lag of a RIE process for a material layer of the semiconductor device, and adjusting a size of at least one pattern for a feature of the material layer by an adjustment amount to partially compensate for the amount of RIE lag determined.

摘要翻译： 公开了制造半导体器件的方法和光学邻近校正方法的方法。 在一个实施例中，制造半导体器件的方法包括确定用于半导体器件的材料层的RIE工艺的反应离子蚀刻（RIE）滞后量，以及调整用于所述半导体器件的特征的至少一个图案的尺寸 材料层通过调整量来部分补偿确定的RIE滞后量。